Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "time-to-digital converter" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-29 z 29
    Tytuł:
    A time interval generator with the STM32 microcontroller
    Autorzy:
    Sawicki, M.
    Różyc, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/114557.pdf
    Data publikacji:
    2015
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    microcontroller
    time delay
    time-to-digital converter
    Opis:
    The paper presents a concept of utilization of counter-timer circuits built in popular microcontrollers for generating precise time intervals. The main aim was to generate pulses START and STOP wholly in hardware without using a core of the microcontroller. This enables minimizing the value of time jitter of the generated time intervals and allows the use of remaining resources of the microcontroller freely. The introduced method of generation exploits the possibility of simultaneous synchronization of TIM2 and TIM3 timers from an overloaded TIM1 timer. Dependent timers work in One Pulse Mode. START and STOP signals are generated by PWM channels of individual timers. PWM channels can be configured independently which gives the possibility to generate START and STOP pulses of different polarity and width. Generation of a time interval can be triggered automatically (TIM1) or through one of the inputs of the microcontroller. The implemented generator is characterized by the generated range of time interval from 0 to 100 s and the resolution of 40 ns. The jitter of 100 ps was obtained. The concept is suitable to apply in any microcontroller of the STM32 family. It allows the generation of precise and adjustable delays in the application without the need to significantly expand a hardware part of the device.
    Źródło:
    Measurement Automation Monitoring; 2015, 61, 7; 296-298
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    An autonomous microcontroller system for controlling a multi-channel time counter
    Autorzy:
    Sondej, D.
    Sawicki, M.
    Szplet, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/114671.pdf
    Data publikacji:
    2015
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    microcontroller
    time counter
    autonomous system
    time-to-digital converter
    Opis:
    The paper presents the design of a microprocessor system intended for control, data processing and communication in a multi-channel time counter. The time counter is a relatively complex autonomous instrument designed for measurements of time with picosecond precision and frequency within a range of 3.5 GHz. The device employs a high-speed, single-chip microcontroller with event-driven programming without the mediation of an operating system. The autonomous operation of the measurement system with real-time controlling and data processing was achieved. The paper focuses on the hardware design and the software development model which enables collision-free and concurrent work of many components. The device uses advanced mechanisms available in STM32 series microcontrollers, allowing the efficient support for USB and Ethernet interfaces. The microprocessor system works at a relatively low frequency, which minimizes emission of interference and allows measuring time intervals with a high precision.
    Źródło:
    Measurement Automation Monitoring; 2015, 61, 7; 305-307
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Quantization error in time-to-digital converters
    Autorzy:
    Zaworski, Ł.
    Chaberski, D.
    Kowalski, M.
    Zieliński, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/221677.pdf
    Data publikacji:
    2012
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    time interval measurement
    time-to-digital converter
    quantization error
    averaging
    Opis:
    Methods of time interval measurement can be divided into asynchronous and synchronous approaches. It is well known that in asynchronous methods of time-interval measurement, uncertainty can be reduced by using statistical averaging. The motivation of this paper is an investigation of averaging in time interval measurements, especially in a synchronous measurement. In this article, authors are considering the method of averaging to reduce the influence of quantization error on measurement uncertainty in synchronous time-interval measurement systems, when dispersion of results, caused by noise is present. A mathematical model of averaging, which is followed by the results of numerical simulations of averaging of measurement series is presented. The analysis of results leads to the conclusion that in particular conditions the influence of the quantization error on measurement uncertainty can be minimized by statistical averaging, similar to asynchronous measurements.
    Źródło:
    Metrology and Measurement Systems; 2012, 19, 1; 115-122
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Ultrasonic flow measurement with high resolution
    Autorzy:
    Grzelak, S.
    Czoków, J.
    Kowalski, M.
    Zieliński, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/221448.pdf
    Data publikacji:
    2014
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    ultrasonic flowmeter
    time-to-digital converter
    programmable logic device
    time measurement
    Opis:
    The ultrasonic flowmeter which is described in this paper, measures the transit of time of an ultrasonic pulse. This device consists of two ultrasonic transducers and a high resolution time interval measurement module. An ultrasonic transducer emits a characteristic wave packet (transmit mode). When the transducer is in receive mode, a characteristic wave packet is formed and it is connected to the time interval measurement module inputs. The time interval measurement module allows registration of transit time differences of a few pulses in the packet. In practice, during a single measuring cycle a few time-stamps are registered. Moreover, the measurement process is also synchronous and, by applying the statistics, the time interval measurement uncertainty improves even in a single measurement. In this article, besides a detailed discussion on the principle of operation of the ultrasonic flowmeter implemented in the FPGA structure, also the test results are presented and discussed.
    Źródło:
    Metrology and Measurement Systems; 2014, 21, 2; 305-316
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    High resolution time-interval measurement systems applied to flow measurement
    Autorzy:
    Grzelak, S.
    Kowalski, M.
    Czoków, J.
    Zieliński, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/221586.pdf
    Data publikacji:
    2014
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    FPGA
    time-to-digital converter
    multi-segment delay line
    carry chain
    Opis:
    The designing process of high resolution time interval measurement systems creates many problems that need to be eliminated. The problems are: the latch error, the nonlinearity conversion, the different duty cycle coefficient of the clock signal, and the clock signal jitter. Factors listed above affect the result of measurement. The FPGA (Field Programmable Gate Array) structure also imposes some restrictions, especially when a tapped delay line is constructed. The article describes the high resolution time-to-digital converter, implemented in a FPGA structure, and the types of errors that appear there. The method of minimization and processing of data to reduce the influence of errors on the measurement is also described.
    Źródło:
    Metrology and Measurement Systems; 2014, 21, 1; 77-84
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Time interval measurement module implemented in SoC FPGA device
    Autorzy:
    Grzęda, G.
    Szplet, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/226962.pdf
    Data publikacji:
    2016
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    time interval measurement
    time-to-digital converter
    system on chip
    measurement data processing
    Opis:
    We presents the design and test results of a picosecond-precision time interval measurement module, integrated as a System-on-Chip in an FPGA device. Implementing a complete measurement instrument of a high precision in one chip with the processing unit gives an opportunity to cut down the size of the final product and to lower its cost. Such approach challenges the constructor with several design issues, like reduction of voltage noise, propagating through power lines common for the instrument and processing unit, or establishing buses efficient enough to transport mass measurement data. The general concept of the system, design hierarchy, detailed hardware and software solutions are presented in this article. Also, system test results are depicted with comparison to traditional ways of building a measurement instrument.
    Źródło:
    International Journal of Electronics and Telecommunications; 2016, 62, 3; 237-246
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Układ scalony do pomiaru czasu w przepływomierzu ultradźwiękowym
    Time measuring circuit for ultrasonic flow-meter
    Autorzy:
    Zaworski, Ł.
    Czoków, J.
    Wydźgowski, L.
    Powiązania:
    https://bibliotekanauki.pl/articles/152190.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    przepływomierz ultradźwiękowy
    konwerter czas-cyfra
    metrologia czasu
    ultrasonic flowmeter
    time-to-digital converter
    Opis:
    Jedną z zasadniczych części przepływomierza ultradźwiękowego jest układ elektroniczny mierzący czas przejścia impulsu pomiędzy przetwornikami ultradźwiękowymi. Minimalna wartość mierzonego strumienia przepływu zależy od rozdzielczości pomiaru czasu. W referacie przedstawiono metody pomiaru czasu w przepływomierzach ultradźwiękowych wykorzystujących metodę pomiaru odcinka czasowego. W szczególności przedstawiono koncepcję układu scalonego CMOS dedykowanego do pomiaru czasu w przepływomierzach ultradźwiękowych, mających zastosowanie w pomiarach małych strumieni przepływu.
    One of a most important parts of ultrasonic flowmeter is electronic circuit, which measures transit time of the ultrasonic signals. Minimal value of measured flow rate depends on resolution of time-to-digital converter. In this paper methods of time-interval measurement in ultrasonic flowmeter are described. Implementation of chosen method in CMOS technology is discussed. Expected quantization error of time-to-digital converter is 174 ps and expected resolution of transit - time measurement using sing-around method is 15 ps.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 6, 6; 383-385
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Employing FPGA DSP blocks for time-to-digital conversion
    Autorzy:
    Kwiatkowski, Paweł
    Powiązania:
    https://bibliotekanauki.pl/articles/221505.pdf
    Data publikacji:
    2019
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    time-to-digital converter
    time coding line
    time interval counter
    digital signal processing
    field-programmable gate array
    Opis:
    The paper presents a novel implementation of a time-to-digital converter (TDC) in field-programmable gate array (FPGA) devices. The design employs FPGA digital signal processing (DSP) blocks and gives more than two-fold improvement in mean resolution in comparison with the common conversion method (carry chain-based time coding line). Two TDCs are presented and tested depending on DSP configuration. The converters were implemented in a Kintex-7 FPGA device manufactured by Xilinx in 28 nm CMOS process. The tests performed show possibilities to obtain mean resolution of 4.2 ps but measurement precision is limited to at most 15 ps mainly due to high conversion nonlinearities. The presented solution saves FPGA programmable logic blocks and has an advantage of a wider operation range when compared with a carry chain-based time coding line.
    Źródło:
    Metrology and Measurement Systems; 2019, 26, 4; 631-643
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Comparison of Interpolators Used for Time-Interval Measurement Systems Based on Multiple-Tapped Delay Line
    Autorzy:
    Chaberski, D.
    Frankowski, R.
    Gurski, M.
    Zieliński, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/221043.pdf
    Data publikacji:
    2017
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    time interval
    multiple-tapped delay line
    quantization-and-nonlinearity minimization
    FPGA
    time-to-digital converter
    Opis:
    The paper describes the construction, operation and test results of three most popular interpolators from a viewpoint of time-interval (TI) measurement systems consisting of many tapped-delay lines (TDLs) and registering pulses of a wide-range changeable intensity. The comparison criteria include the maximum intensity of registered time stamps (TSs), the dependency of interpolator characteristic on the registered TSs’ intensity, the need of using either two counters or a mutually-complementing pair counter-register for extending a measurement range, the need of calculating offsets between TDL inputs and the dependency of a resolution increase on the number of used TDL segments. This work also contains conclusions about a range of applications, usefulness and methods of employing each described TI interpolator. The presented experimental results bring new facts that can be used by the designers who implement precise time delays in the field-programmable gate arrays (FPGA).
    Źródło:
    Metrology and Measurement Systems; 2017, 24, 2; 401-412
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Methods of precise determining the transfer function of picosecond time-to-digital converters
    Autorzy:
    Sondej, Dominik
    Szymanowski, Rafał
    Szplet, Ryszard
    Powiązania:
    https://bibliotekanauki.pl/articles/1849060.pdf
    Data publikacji:
    2021
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    time-to-digital converter
    equivalent conversion function
    delay line
    multi-edge coding
    wave-union
    Opis:
    We present two main ways to precisely create the equivalent transfer function of picosecond time-to-digital converters based on commonly used method with tapped time coding delay lines. The ways consist either in evaluation of the quantization steps boundaries of the delay lines or in summation of numbers of the line quantization steps. The paper contains results of comprehensive analysis of both methods. The advantage and high versatility of the addition method is demonstrated.
    Źródło:
    Metrology and Measurement Systems; 2021, 28, 3; 539-549
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Methods of precise determining the transfer function of picosecond time-to-digital converters
    Autorzy:
    Sondej, Dominik
    Szymanowski, Rafał
    Szplet, Ryszard
    Powiązania:
    https://bibliotekanauki.pl/articles/1848997.pdf
    Data publikacji:
    2021
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    time-to-digital converter
    equivalent conversion function
    delay line
    multi-edge coding
    wave-union
    Opis:
    We present two main ways to precisely create the equivalent transfer function of picosecond time-to-digital converters based on commonly used method with tapped time coding delay lines. The ways consist either in evaluation of the quantization steps boundaries of the delay lines or in summation of numbers of the line quantization steps. The paper contains results of comprehensive analysis of both methods. The advantage and high versatility of the addition method is demonstrated.
    Źródło:
    Metrology and Measurement Systems; 2021, 28, 3; 539-549
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Precyzyjny konwerter czasowo-cyfrowy wykorzystujący metodę skracania impulsu zrealizowany w układzie FPGA
    Precise time-to-digital converter based on pulse-shrinking implemented in FPGA device
    Autorzy:
    Szplet, R.
    Klepacki, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/155687.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    precyzyjna metrologia czasu
    konwerter czas-liczba
    skracanie impulsu
    precise time metrology
    time-to-digital converter
    pulse-shrinking
    Opis:
    W artykule przedstawione są projekt i wyniki badań konwertera czas-liczba o rozdzielczości 75 ps i zakresie pomiarowym 5.5 ns. Konwerter został zrealizowany w układzie programowalnym Spartan3 firmy Xilinx. Do konwersji czasowo-cyfrowej zastosowano metodę skracania impulsu. W konwerterze wykorzystano cyfrowy detektor zboczy impulsu, który umożliwia kontrolowanie wartości rozdzielczości i uniezależnia mierzony czas trwania impulsu od niekorzystnego wpływu linii transmisyjnych i programowalnych matryc połączeniowych.
    This paper describes design and test results of the time-to-digital converter with 75 ps resolution and 5.5 ns measurement range. The converter is implemented in a single programmable device from family Spartan3 (Xilinx). The pulse-shrinking method is used for time-to-digital conversion. Digital pulse-edges detector is applied to control of the conversion resolution and to do measured width time of pulse independent from disadvantageous influence of transmission lines and programmable switch matrixes.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 21-23
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wielokanałowy modułowy licznik czasu z użyciem układów programowalnych
    A modular multi-channel time counter using programmable devices
    Autorzy:
    Różyc, K.
    Szplet, R.
    Kwiatkowski, P.
    Sawicki, M.
    Jachna, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/158352.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układy programowalne
    przetworniki czasowo-cyfrowe
    licznik czasu
    interpolacja dwustopniowa
    time counter
    programmable device
    time-to-digital converter
    two-stage interpolation
    Opis:
    Przedstawiono budowę, zasadę działania i wyniki badań wielokanałowego modułowego licznika czasu. Umożliwia on równoczesny pomiar relacji czasowych pomiędzy impulsami wejściowymi (START), pochodzącymi z maksymalnie sześciu niezależnych źródeł zegarowych, a wspólnym dla wszystkich kanałów impulsem odniesienia (STOP). Moduły pomiarowe licznika wykonano z użyciem układów programowalnych FPGA Spartan-3 (Xilinx). Licznik charakteryzuje się zakresem pomiarowym do 1 s oraz precyzją pomiarów nie gorszą niż 250 ps.
    We present the design, operation and test results of a modular multichannel time counter built with the use of programmable devices. Its resolution is below 50 ps and the measurement range reaches 1 sec. The design of the counter is shown in Fig. 1. It consists of six independent measurement modules. Each measurement module contains a 2-channel time interval counter (Fig. 2) implemented in a general-purpose reprogrammable device Spartan-3 (Xilinx). To obtain both high precision and wide measurement range, the counting of periods of a reference clock is combined with a two-stage interpolation within a single period of the clock signal [6]. The interpolation involves a four-phase clock in the first interpolation stage [8] and a time delay coding line in the second interpolation stage. The reference clock module contains an integrated digital synthesizer [7], that provides the reference clock signal of 250 MHz for measurement modules, and is driven by an external clock source of 5 MHz or 10 MHz. The standard measurement uncertainty of the time counter was tested (Figs. 3 and 4) carefully and it did not exceed 250 ps in the full measurement range. As the acid test of the time counter, the differences between signals of 1 PPS from the tested clock sources and the reference 1 PPS signal were also verified (Figs. 5 and 6). The modular design makes the multi-channel time counter easy to modify to meet requirements of various applications.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 432-434
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie układów FPGA w konstrukcji przepływomierzy ultradźwiękowych
    Application of FPGA devices to ultrasonic flowmeter
    Autorzy:
    Zaworski, Ł.
    Kowalski, M.
    Zieliński, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156070.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    przepływomierz ultradźwiękowy
    przetwornik czas-cyfra
    układ programowalny
    pomiar czasu
    ultrasonic flowmeter
    time-to-digital converter
    programmable logic device
    time measurement
    Opis:
    Przepływomierze ultradźwiękowe mierzące różnicę czasu przelotu impulsu przez medium stanowią jedną z dwóch najbardziej rozpowszechnionych grup przepływomierzy. W artykule tym została przedstawiona konstrukcja systemu pomiaru odcinka czasu zaimplementowanego w strukturze programowalnej FPGA jak również metoda kalibracji i wyznaczenia rozdzielczości przetwornika czas/cyfra w trakcie pomiaru. Takie rozwiązanie zapewnia niewrażliwość układu na czynniki zewnętrzne (temperatura), oraz skrócenie czasu pomiaru, a tym samym redukcję poboru energii, co jest atutem przy zasilaniu bateryjnym.
    The ultrasonic flowmeter market is the fastest-growing market in any flowmeter type, and transit-time flowmeters have the largest share in that market. One of the fundamental parts of a transit-time ultrasonic flowmeter is a time measurement circuit, often implemented in CMOS ASIC. This paper describes an application of a low-power FPGA device to the transit-time flowmeter time measurement circuit. The main problem discussed in this work is calibration of a delay line in TDC implemented in a FPGA device. The time- and resource-consuming code density testing is undesirable for mass production devices. In this paper a fast and simple method for calibration is proposed. The method is based on measurement of the clock period length [5] and analysis of the data; therefore, it does not require implementation of any additional circuits in the device. A resolution of TDC is estimated by (2), when I_T is the largest state of a decoder in measurement series, and T_0 is clock period. The method uncertainty is larger than that of the code density test, but the method requires virtually no resources and takes less time - under certain conditions the calibration can be performed simultaneously with the measurement. At the end the measurement results and the conclusions are presented.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 12, 12; 1511-1514
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A time-domain pulse amplitude and width discrimination method for photon counting
    Autorzy:
    del Mar Correa, M.
    Pérez, F. R.
    Powiązania:
    https://bibliotekanauki.pl/articles/220971.pdf
    Data publikacji:
    2018
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    field-programmable gate array
    time-to-digital converter
    spectroscopy
    photomultiplier
    photon counting
    discriminator
    after-pulsing
    low-voltage differential signalling
    Opis:
    This work shows a time-domain method for the discrimination and digitization of parameters of voltage pulses coming from optical detectors, taking into account the presence of electronic noise and afterpulsing. Our scheme is based on an FPGA-based time-to-digital converter as well as an adjustable-threshold comparator complemented with commercial elements. Here, the design, implementation and optimization of a multiphase TDC using delay lines shorter than a single clock period is also described. The performance of this signal processing system is discussed through the results from the statistical code density test, statistical distributions of measurements and information gathered from an optical detector. Unlike dual voltage threshold discriminators or constant-fraction discriminators, the proposed method uses amplitude and time information to define an adjustable discrimination window that enables the acquisition of spectra.
    Źródło:
    Metrology and Measurement Systems; 2018, 25, 2; 269-282
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Precyzyjny przetwornik czas-liczba z powielaniem i uśrednianiem czasu trwania impulsu
    A high precision time-to-digital converter based on pulse repetition and time width averaging
    Autorzy:
    Szplet, R.
    Poteralski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156641.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    precyzyjna metrologia czasu
    przetwornik czas-liczba
    metoda uśredniania
    układy FPGA
    precise time metrology
    time-to-digital converter
    averaging method
    FPGA devices
    Opis:
    This paper describes the design and test results of a time-to-digital converter with 1.9 ps resolution and measurement uncertainty below 12.2 ps (Fig. 4). The time-to-digital conversion is based on time width averaging. Information about the measured time interval is contained in the width of a pulse that circulates in a closed delay loop and its width is measured by the counting method with use of a high frequency multiphase clock (Fig. 1). The converter resolution is directly proportional to the number of cycles of the measured pulse in the delay loop, the number of phases and frequency of a clock used (2). However, increase in the number of loop cycles causes growth in the jitter of circulating pulse edges that finally leads to deterioration in the measurement precision. Therefore, in order to obtain the highest precision of conversion, the number of cycles for which the converter provides the smallest measurement uncertainty was experimentally determined. In addition, to minimize a disadvantageous impact of unequal propagation times of the loop elements for the rising and falling pulse edges on the value of the measured time interval, the information about the measured time interval is contained between the rising edges of the pulse-pair instead of the opposite (rising and falling) edges of a single pulse (Fig. 2). The converter was implemented in a programmable device Spartan-6 manufactured by Xilinx. (Xilinx).
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 569-571
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Bezpośredni przetwornik czas-liczba z kodowaniem wielokrotnym
    A direct time-to-digital converter with multiple coding
    Autorzy:
    Szplet, R.
    Sondej, D.
    Grzęda, G.
    Powiązania:
    https://bibliotekanauki.pl/articles/151174.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    precyzyjna metrologia czasu
    przetwornik czas-liczba
    metoda kodowania wielokrotnego
    układy FPGA
    precise time metrology
    time-to-digital converter
    wave union method
    FPGA devices
    Opis:
    W artykule opisane są projekt i wyniki badań przetwornika czas-liczba o rozdzielczości 5,3 ps (1 LSB) i zakresie pomiarowym 428 ps. Do przetwarzania czasowo-cyfrowego użyta została metoda kodowania wielokrotnego. Metoda ta umożliwia pokonanie ograniczeń technologicznych współczesnych układów scalonych i uzyskanie wartości rozdzielczości mniejszej niż czas propagacji pojedynczej komórki linii kodującej. Przetwornik został zrealizowany w układzie programowalnym Spartan-6 firmy Xilinx.
    This paper presents the implementation and tests results of a time-to-digital converter based on the wave union method and implemented in Spartan-6 FPGA (Xilinx). The converter has the resolution of 5,3 ps (1 LSB) in the measurement range of 428 ps and the integral nonlinearity of 3,8 LSB (Fig. 7). In the wave union method, contrary to the typical conversion methods with a single coding, the resolution is lower than the FPGA cell delay thanks to coding several transitions of the time event signal (Fig. 2). In addition, the linearity of conversion is increased by reducing the width of wide bins. Although, using a multi-transition pattern gives better performance, it also brings more problems to be solved. The main problems such as implementation of a pattern generator for certain amount of transitions, minimal delays between transitions and elimination of bubble errors are discussed in this paper. The pattern generator (Fig. 3) is implemented with use of a carry chain. It enables controlling the pattern by means of diagnostic and measurement software. Bubble errors (Fig. 4) are eliminated with a fast asynchronous encoder (Fig. 5). The diagnostic-control software (Fig. 6) allows to configure the pattern generator, launch the measurement session and generate a text file with all information needed to calculate conversion characteristics of the time-to-digital converter.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 842-844
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Metoda autonomicznej korekcji błędu nieliniowości przetwornika czas-cyfra opartego na różnicowej linii opóźniającej
    An autonomous nonlinearity error correction method for a vernier delay line based time-to-digital converter
    Autorzy:
    Czoków, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/158168.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    noniuszowa linia opóźniająca
    różnicowa linia opóźniająca
    kalibracja
    błąd nieliniowości
    przetwornik czas-cyfra
    vernier delay line
    calibration
    nonlinearity error
    time-to-digital converter
    Opis:
    W artykule zaprezentowano nową metodę autonomicznej układowej korekcji błędu nieliniowości przetwornika czas-cyfra opartego na noniuszowej linii opóźniającej. Wyniki symulacji pokazały, że możliwe jest zmniejszenie błędów nieliniowości o rząd wielkości. W symulacji Monte Carlo dla szesnastokomórkowej linii noniuszowej zaprojektowanej w technologii CMOS 0.35 m i średnim opóźnieniu komórki wynoszącym 10 ps, otrzymano błędy nieliniowości sumacyjnej INL mniejsze niż 1 ps.
    The paper presents a new autonomous nonlinearity error correction method for vernier delay line (VDL, Fig. 1) based time-to-digital converter (TDC). The described VDL consists of flip-flops and two delay chains. The first chain is composed of voltage controlled delay buffers (Fig. 3a) and the second one utilizes digitally controlled shunt capacitor scheme (Fig. 3b). In order to accomplish nonlin-earity correction both delay chains in VDL are first set to the same delay using voltage controlled buffers, then the delays of buffers in both chains are compared with use of flip-flops and adjusted with shunt capacitor controlled buffers. Finally, once more the voltage controlled buffers are used to increase VDL delay and achieve the needed LSB. The simulations show that nonlinearity error reduction by an order of magnitude is possible with this method. Monte Carlo simulations performed with 16 stages VDL (CMOS 0.35 m) indicate that integral nonlinearity (INL) error can be less than 1 ps (Fig. 4b). Some predictions about max INL error based on time model are also presented. Moreover, nonmonotonic VDL can also be corrected, which improves attainable resolution. In opposition to the previously proposed VDL calibration methods[1, 3, 4, 5, 6], there is no need for either implementing accurate signal sources or generating a large number of uncorrelated time events like in the code density method.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1205-1208
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wysokorozdzielczy konwerter czasowo-cyfrowy z próbkowaniem impulsu
    A high resolution time-to-digital converter based on pulse sampling
    Autorzy:
    Szplet, R.
    Jarzyński, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/153993.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    precyzyjna metrologia czasu
    konwerter czas-liczba
    metoda próbkowania
    zegar wielofazowy
    układy FPGA
    precise time metrology
    time-to-digital converter
    sampling method
    multiphase clock
    FPGA devices
    Opis:
    W artykule opisane są projekt i wyniki badań konwertera czasowo-cyfrowego o rozdzielczości 9 ps i niepewności pomiarowej nie przekraczającej 31 ps. Konwerter został zrealizowany w układzie programowalnym Cyclone firmy Altera. Do konwersji czasowo-cyfrowej użyto nowatorskiej metody, w której informacja o mierzonym odcinku czasu zawarta jest w szerokości impulsu, propagującego się wielokrotnie w zamkniętej pętli opóźniającej i próbkowanego z użyciem wielofazowego zegara o wysokiej częstotliwości. Sterowanie procesem pomiarowym oraz obliczanie i przetwarzanie wyników pomiarów odbywa się z wykorzystaniem dedykowanego interfejsu użytkownika opracowanego w języku C++.W artykule opisane są projekt i wyniki badań konwertera czasowo-cyfrowego o rozdzielczości 9 ps i niepewności pomiarowej nie przekraczającej 31 ps. Konwerter został zrealizowany w układzie programowalnym Cyclone firmy Altera. Do konwersji czasowo-cyfrowej użyto nowatorskiej metody, w której informacja o mierzonym odcinku czasu zawarta jest w szerokości impulsu, propagującego się wielokrotnie w zamkniętej pętli opóźniającej i próbkowanego z użyciem wielofazowego zegara o wysokiej częstotliwości. Sterowanie procesem pomiarowym oraz obliczanie i przetwarzanie wyników pomiarów odbywa się z wykorzystaniem dedykowanego interfejsu użytkownika opracowanego w języku C++.
    The paper describes the design and test results of a time-to-digital converter with 9 ps resolution and measurement uncertainty below 31 ps. The converter has been implemented in a programmable device Cyclone manufactured by Altera. The time-to-digital conversion is based on sampling of a periodic square signal. Information about the measured time interval is contained in the width of a pulse that circulates in a closed delay loop and is sampled with the use of a high frequency clock. This method is innovative in the kind of application and it has not been implemented in an integrated circuit so far. In order to achieve both high resolution and high measurement uncertainty the four-phase sampling clock has been used. Such solution allows for fourfold reduction in a number of cycles in the loop and consequently to diminish the measurement error significantly. The four-phase clock has been generated with an embedded PLL functional block. An issue of fundamental importance for the successful implementation of the converter was the use of two short pulses as a representation of the begin and the end of a measured time interval instead of a single long-width pulse. In this way an unpredictable shrinking or stretching of a measured time interval by elements of the delay loop that have different propagation times for rising and falling edges has been avoided. The measurement as well as calculation and processing of obtained results are controlled with the use of dedicated user interface worked out in C++.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 642-644
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Scalony konwerter czas-liczba z użyciem metody licznikowej i zegara wielofazowego
    Integrated time-to-digital converter with the use of the counter method and a multiphase clock
    Autorzy:
    Szplet, R.
    Gołaszewski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156312.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    precyzyjna metrologia czasu
    konwerter czas-liczba
    metoda licznikowa
    zegar wielofazowy
    układy FPGA
    precise time metrology
    time-to-digital converter
    counter method
    multiphase clock
    FPGA devices
    Opis:
    W artykule przedstawione są projekt i wyniki badań konwertera czas-liczba o rozdzielczości 78 ps i niepewności pomiarowej poniżej 100 ps. Pomiar czasu realizowany jest z użyciem 32 liczników zliczających okresy szesnastofazowego zegara o częstotliwości 400 MHz. Ponieważ aktywne są obydwa zbocza zegara jest on równoważny pojedynczemu sygnałowi zegarowemu o częstotliwości 12.8 GHz, co umożliwia osiągnięcie średniej rozdzielczości ok. 78 ps przy interpolacji jednostopniowej. Budowa opisanego konwertera czasliczba pozwala na łatwe rozszerzanie zakresu pomiarowego, wynoszącego 164 žs, poprzez zwiększanie pojemności użytych liczników dwójkowych. Sterowanie procesem pomiarowym oraz wyznaczanie i przetwarzanie wyników pomiarów odbywa się z użyciem dwóch procesorów programowych NIOS II zintegrowanych z konwerterem w układzie programowalnym Stratix II firmy Altera.
    This paper describes design and test results of the time-to-digital converter with 78 ps resolution and accuracy below 100 ps. The time interval measurement is performed with the use of 32 binary counters counting periods of 16-phase clock of the 400 MHz frequency. Since both edges of the clock are active it is an equivalent of a single clock signal of 12.8 GHz frequency, which provides a mean resolution of about 78 ps in a single interpolation stage. The structure of the converter allows to extend its measurement range (164 žs) easily by increasing the capacity of used binary counters. The measurement as well as calculation and processing of obtained results are controlled by two soft-core processors NIOS II implemented together with the converter in a single programmable device from family Stratix II (Altera).
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 591-593
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Estimation and correction of gain mismatch and timing error in time-interleaved ADCs based on DFT
    Autorzy:
    Guo, L.
    Tian, S.
    Wang, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/221135.pdf
    Data publikacji:
    2014
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    correction
    estimation
    gain mismatch
    time-interleaved analog-to-digital converter
    timing error
    Opis:
    Time-interleaved analog-to-digital converter (ADC) architecture is crucial to increase the maximum sample rate. However, offset mismatch, gain mismatch, and timing error between time-interleaved channels degrade the performance of time-interleaved ADCs. This paper focuses on the gain mismatch and timing error. Techniques based on Discrete Fourier Transform (DFT) for estimating and correcting gain mismatch and timing error in an M-channel ADC are depicted. Numerical simulations are used to verify the proposed estimation and correction algorithm.
    Źródło:
    Metrology and Measurement Systems; 2014, 21, 3; 535-544
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Precyzyjny licznik czasu i częstotliwości z interfejsem PCI
    Precise time and frequency counter with pci interface
    Autorzy:
    Kalisz, J.
    Jachna, Z.
    Szplet, R.
    Różyc, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/208422.pdf
    Data publikacji:
    2006
    Wydawca:
    Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
    Tematy:
    metrologia czasu
    pomiar odcinka czasu
    pomiar częstotliwości
    rozdzielczość pikosekundowa
    interpolator czasu
    przetwornik czas-liczba
    time metrology
    time interval measurement
    frequency measurement
    picosecond resolution
    time interpolator
    time-to-digital converter
    Opis:
    Opisujemy budowę, działanie i wyniki pomiarów testowych precyzyjnego licznika czasu i częstotliwości, zrealizowanego w postaci karty komputerowej z interfejsem PCI. Pomiar odcinka czasu jest realizowany przy użyciu interpolacyjnej metody Nutta i specjalistycznego układu scalonego, wykonanego w technologii CMOS FPGA oraz zawierającego dwa interpolatory czasu. Licznik umożliwia pomiary odcinka czasu z rozdzielczością 200 ps i typowej niepewności pomiarowej ok. 150 ps, oraz pomiary częstotliwości metodą odwrotnościową do 3,5 GHz. Wbudowane są procedury specjalistyczne do kalibracji licznika, korekcji zegara, pomiaru różnicy częstotliwości i dewiacji Allana. Dzięki zastosowaniu szybkiej pamięci buforowej FIFO uzyskano dużą szybkość pomiarów, sięgającą 1.66⋅10⁶ pomiarów na sekundę przy transmisji danych do pamięci FIFO.
    We describe the design, operation and test results of a precise time and frequency counter, built as a computer board with PCI interface. The time interval is measured with the use of the Nutt interpolation method implemented in a CMOS FPGA device containing two proprietary time interpolators. The time interval can be measured with a 200 ps resolution and the measurement uncertainty typically of about 150 ps. The frequency can be measured up to 3.5 GHz using the reciprocal method. Special routines have been built-in for counter calibration, clock correction, measurement of frequency difference, and Allan deviation. Thanks to the use of a fast FIFO memory, a high measurement rate has been achieved, reaching 1.66⋅10⁶ measurements per second when transferring data to FIFO memory.
    Źródło:
    Biuletyn Wojskowej Akademii Technicznej; 2006, 55, sp.; 43-58
    1234-5865
    Pojawia się w:
    Biuletyn Wojskowej Akademii Technicznej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie interpolacyjnej metody pomiaru odcinka czasu do precyzyjnego pomiaru częstotliwości
    Application of time-interval measurement interpolation method for precise frequency measurement
    Autorzy:
    Jachna, Z.
    Szplet, R.
    Różyc, K.
    Klepacki, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/209142.pdf
    Data publikacji:
    2008
    Wydawca:
    Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
    Tematy:
    precyzyjny pomiar odcinka czasu
    konwerter czas-liczba
    odwrotnościowa metoda pomiaru częstotliwości
    przyrządy wirtualne
    precise time-interval measurement
    time-to-digital converter
    reciprocal method for frequency measurement
    virtual instruments
    Opis:
    Przedstawiono problemy projektowe dotyczące implementacji odwrotnościowej metody pomiaru częstotliwości w układzie FPGA. Analizowane są sposoby osiągania wysokiej dokładności przy relatywnie krótkim czasie trwania pomiaru, minimalizacji wartości czasu martwego, maksymalizacji częstotliwości powtarzania pomiarów oraz efektywnym szacowaniu miar statystycznych. Zaprezentowano wyniki badań karty pomiarowej z układem programowalnym Spartan3 (Xilinx), w którym zintegrowane zostały kompletny licznik czasu, pamięć FIFO i układ sterujący.
    This paper describes the design problems concerning implementation of the reciprocal method of a frequency measurement in an FPGA device. The following problems are examined: ways of reaching the high accuracy with a relatively short measurement time, minimization of the dead time, maximization of the frequency of measurement repetition, and effective calculation of statistics. Test results of a computer card for frequency measurement are presented. The card is equipped with the precise time counter integrated together with FIFO memory and a control system in the Spartan3 device (Xilinx).
    Źródło:
    Biuletyn Wojskowej Akademii Technicznej; 2008, 57, 2; 277-288
    1234-5865
    Pojawia się w:
    Biuletyn Wojskowej Akademii Technicznej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Digital-to-Time Converter for pulse train generation based on Look-Up Tables in FPGA
    Autorzy:
    Kwiatkowski, P.
    Różyc, K.
    Szplet, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/114335.pdf
    Data publikacji:
    2018
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    Digital-to-Time Converter
    time interval generator
    programmable delay line
    programmable devices
    Opis:
    A Digital-to-Time Converter (DTC) is presented which allows to generate pulse train with resolution of 250 ps within 32 ns operation range. The converter is implemented in off-the-shelf Spartan-6 Field-Programmable Gate Array (FPGA) device, manufactured by Xilinx in 45 nm CMOS technology. The design is implemented with the use of Look-Up Tables (LUT) as delay elements. “Manual” Place and Route (P&R) process was involved to improve conversion linearity. Developed DTC can be used to improve the functionality of time interval generators.
    Źródło:
    Measurement Automation Monitoring; 2018, 64, 1; 14-16
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    5 ps Jitter Programmable Time Interval/Frequency Generator
    Autorzy:
    Kwiatkowski, P.
    Różyc, K.
    Sawicki, M.
    Jachna, Z.
    Szplet, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/221151.pdf
    Data publikacji:
    2017
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    time interval generator
    digital-to-time converter
    DDS synthesizer
    phase shifting
    FPGA
    Opis:
    A new time interval/frequency generator with a jitter below 5 ps is described. The time interval generation mechanism is based on a phase shifting method with the use of a precise DDS synthesizer. The output pulses are produced in a Spartan-6 FPGA device, manufactured by Xilinx in 45 nm CMOS technology. Thorough tests of the phase shifting in a selected synthesizer are performed. The time interval resolution as low as 0.3 ps is achieved. However, the final resolution is limited to 500 ps to maximize precision. The designed device can be used as a source of high precision reference time intervals or a highly stable square wave signal of frequency up to 50 MHz.
    Źródło:
    Metrology and Measurement Systems; 2017, 24, 1; 57-68
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Linearized 9-Bit Hybrid LBDD PWM Modulator for Digital Class-BD Amplifier
    Autorzy:
    Kołodziejski, Wojciech
    Kuta, Stanisław
    Powiązania:
    https://bibliotekanauki.pl/articles/1844591.pdf
    Data publikacji:
    2021
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    class-BD digital audio amplifier
    linearized pulse width modulation (LPWM)
    Linearized Class-BD Double sided (LBDD)
    Digital to Time Converter (DTC)
    Opis:
    The paper presents an original architecture and implementation of 9-bit Linearized Pulse Width Modulator (LPWM) for Class-BD amplifier, based on the hybrid method using STM32 microcontroller and Programmable Tapped Delay Line (PTDL). The analog input signals are converted into 12-bit PCM signals, then are directly transformed into 32-bit LBDD DPWM data of the pulse-edge locations within n-th period of the switching frequency, next requantized to the 9-bit digital outputs, and finally converted into the two physical trains of 1-bit PWM signals, to control the output stage of the Class-BD audio amplifier. The hybrid 9-bit quantizer converts 6 MSB bits using counter method, based on the peripherals of STM32 microcontroller, while the remaining 3 LSB bits - using a method based on the PTDL. In the paper extensive verification of algorithm and circuit operation as well as simulation in MATLAB and experimental results of the proposed 9-bit hybrid LBDD DPWM circuit have been performed. It allows to attain SNR of 80 dB and THD about 0,3% within the audio baseband.
    Źródło:
    International Journal of Electronics and Telecommunications; 2021, 67, 1; 49-57
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Low-power open loop multiply-by-two amplifier with gain-accuracy improved by local-feedback
    Autorzy:
    Gama, R.
    Galhardo, A.
    Goes, J.
    Paulino, R.
    Neves, R.
    Horta, N.
    Powiązania:
    https://bibliotekanauki.pl/articles/397851.pdf
    Data publikacji:
    2010
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    ADC
    przetwornik analogowo-cyfrowy
    pomnożyć przez dwa
    mała moc
    przepustowy czas
    pozyskiwanie dokładności
    ADC (analog to digital converter)
    multiply by two
    low power
    time interleaved
    gain accuracy
    Opis:
    This paper proposes the complete electrical design of a new multiply-by-two amplifier to be readily used in ultra high-speed medium resolution pipeline ADC stages. It is based in a switched-capacitor open-loop structure but with the novelty of having the gain accuracy improved by using an active amplifier with local feedback. Simulation results demonstrate that, with a very low-power dissipation and without employing any digital self-calibration or gain-control techniques, the circuit exhibits, over PVT corner and device mismatches, a dynamic performance and a gain-accuracy compatible with 6-bit level.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2010, 1, 1; 19-24
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Sampling Jitter in Audio A/D Converters
    Autorzy:
    Kulka, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/177046.pdf
    Data publikacji:
    2011
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    analog-to-digital converter
    ADC
    successive approximation register (SAR)
    sigma-delta ADC
    sample-and-hold circuit
    DT sigma delta modulator
    CT sigma delta modulator
    time jitter
    aperture jitter
    clock jitter
    periodic clock jitter
    signal-to-noise ratio (SNR)
    Opis:
    This paper provides an overview of the effects of timing jitter in audio sampling analog-to-digital converters (ADCs), i.e. PCM (conventional or Nyquist sampling) ADCs and sigma-delta (ΣΔ) ADCs. Jitter in a digital audio is often defined as short- term fluctuations of the sampling instants of a digital signal from their ideal positions in time. The influence of the jitter increases particularly with the improvements in both resolution and sampling rate of today’s audio ADCs. At higher frequencies of the input signals the sampling jitter becomes a dominant factor in limiting the ADCs performance in terms of signal-to-noise ratio (SNR) and dynamic range (DR).
    Źródło:
    Archives of Acoustics; 2011, 36, 4; 831-849
    0137-5075
    Pojawia się w:
    Archives of Acoustics
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Hybrid Linearized Class-BD Double Sided (LBDD) Digital Pulse Width Modulator (DPWM) for Class-BD audio amplifiers
    Autorzy:
    Kuta, S.
    Kołodziejski, W.
    Jasielski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/93116.pdf
    Data publikacji:
    2017
    Wydawca:
    Państwowa Wyższa Szkoła Zawodowa w Tarnowie
    Tematy:
    class-D digital audio amplifier
    Digital Pulse Width Modulator (DPWM)
    Linearized Pulse Width Modulation (LPWM)
    Linearized Class-AD Double sided (LADD)
    Linearized Class-BD Double sided (LBDD)
    Programmable Tapped Delay Line (PTDL)
    Analog Delay Locked Loop (ADLL)
    Digital to Time Converter (DTC)
    cyfrowy wzmacniacz audio klasy D
    modulator szerokości impulsu cyfrowego (DPWM)
    zlinearyzowana klasa AD dwustronna (LADD)
    programowalna opóźniona linia opóźnienia (PTDL)
    pętla z opóźnieniem analogowym (ADLL)
    konwerter cyfrowo-czasowy (DTC)
    Opis:
    The paper presents an original architecture and implementation of 9-bit LBDD hybrid DPWM circuit for Class-BD digital audio amplifier. The input PCM signals are directly transformed into 24-bit LBDD DPWM signals and then are requanized to the 9-bit digital outputs using noise-shaping process to support high fidelity with practical values of time resolution, and finally are converted by the DTCs into the two physical trains of 1-bit PWM signals. The architecture of the proposed Class-BD hybrid DPWM circuit is composed of two Class-AD ones. The hybrid quantizer converts 6 MSB bits using counter method, based on the STM32F407xx microcontroller, while the remaining 3 LSB bits - using a method based on the Programmable Tapped Delay Line (PTDL). All necessary time waveforms are generated on the base of the internal microcontroller oscillator 168 MHz. The proposed 9-bit Class-DB DPWM circuit allows to attain SNR of 110 dB and THD about 0,2% within the audio baseband, at switching frequency of 328.1 kHz, clock frequency of 42 MHz and modulation index M = 0.95. Basic verification of algorithm and circuit operation as well as simulation and preliminary experimental results have been performed.
    Źródło:
    Science, Technology and Innovation; 2017, 1, 1; 1-10
    2544-9125
    Pojawia się w:
    Science, Technology and Innovation
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-29 z 29

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies