Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Low Power" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Wyrównaj
Wyświetlanie 1-50 z 97
Tytuł:
A Low-Power Autonomous Sensor Module for Biomedical Applications
Autorzy:
Sondej, T.
Maciejewski, M.
Powiązania:
https://bibliotekanauki.pl/articles/114430.pdf
Data publikacji:
2016
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
low-power
sensor
biomedical application
Opis:
The paper presents the construction of an energy-efficient, stand-alone measurement module, designed for use in biomedical applications. The paper discusses the use of an algorithm implementing the acquisition and processing of data, whose main objective was to minimize energy consumption. For the construction of the measuring module, there are used a microcontroller with Cortex-M4F core and two external digital sensor systems: (1) analog-front-end circuit, designed to measure the ECG signal, and (2) a 3-axis system of an integrated accelerometer, gyroscope and magnetometer, made in MEMS technology. In order to minimize the energy consumption, the solutions proposed include dynamic frequency management, the introduction of sleep modes, and the use of selected hardware features of the microcontroller. The proposed techniques and algorithms are implemented to measure the ECG signal at a sampling rate of 250 Hz. Experimental studies of the sensor module constructed were carried out. As a result of the energy saving techniques used, the working time of the device was extended by more than 6 times.
Źródło:
Measurement Automation Monitoring; 2016, 62, 6; 206-208
2450-2855
Pojawia się w:
Measurement Automation Monitoring
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A - 5 dBm 400MHz OOK Transmitter for Wireless Medical Application
Autorzy:
Yousefi, M.
Koozehkanani, Z. D.
Jangi, H.
Nasirzadeh, N.
Sobhi, J.
Powiązania:
https://bibliotekanauki.pl/articles/226054.pdf
Data publikacji:
2014
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
transmitter
power amplifier
on-off keying
low power
Opis:
A 400 MHz high efficiency transmitter for wireless medical application is presented in this paper. Transmitter architecture with high-energy efficiencies is proposed to achieve high data rate with low power consumption. In the on-off keying transmitters, the oscillator and power amplifier are turned off when the transmitter sends 0 data. The proposed class-e power amplifier has high efficiency for low level output power. The proposed on-off keying transmitter consumes 1.52 mw at-5 dBm output by 40 Mbps data rate and energy consumption 38 pJ/bit. The proposed transmitter has been designed in 0.18μm CMOS technology.
Źródło:
International Journal of Electronics and Telecommunications; 2014, 60, 2; 193-198
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Design of Low–power 4-bit Flash ADC Using Multiplexer Based Encoder in 90nm CMOS Process
Autorzy:
Shylu Sam, D. S.
Sam Paul, P.
Jeba Jingle, Diana
Mano Paul, P.
Samuel, Judith
Reshma, J.
Sudeepa, P. Sarah
Evangeline, G.
Powiązania:
https://bibliotekanauki.pl/articles/2124770.pdf
Data publikacji:
2022
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
flash ADC
low power
dynamic comparator
encoder
Opis:
This work describes a 4-bit Flash ADC with low power consumption. The performance metrics of a Flash ADC depend on the kind of comparator and encoder used. Hence openloop comparator and mux-based encoder are used to obtain improved performance. Simulation results show that the simulated design consumes 0.265mW of power in 90nm CMOS technology using cadence-virtuoso software. The circuit operates with an operating frequency of 100MHz and a supply voltage of 1V.
Źródło:
International Journal of Electronics and Telecommunications; 2022, 68, 3; 565--570
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A Modified Signal Feed-Through Pulsed Flip-Flop for Low Power Applications
Autorzy:
Panahifar, E.
Hassanzadeh, A.
Powiązania:
https://bibliotekanauki.pl/articles/226160.pdf
Data publikacji:
2017
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
low power
pulsed flip-flop
delay
leakage power
dynamic power
Opis:
In this paper a modified signal feed-through pulsed flip-flop has been presented for low power applications. Signal feed-through flip-flop uses a pass transistor to feed input data directly to the output. Feed through transistor and feedback signals have been modified for delay, static and dynamic power reduction. HSPICE simulation shows 22% reduction in leakage power and 8% of dynamic power. Delay has been reduced by 14% using TSMC 90nm technology parameters. The proposed pulsed flip-flop has the lowest PDP (Power Delay Product) among other pulsed flip-flops discussed.
Źródło:
International Journal of Electronics and Telecommunications; 2017, 63, 3; 241-246
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A 2.3-dB NF CMOS low voltage LNA optimized for medical applications at 600MHz
Autorzy:
Borrego, R
Powiązania:
https://bibliotekanauki.pl/articles/397807.pdf
Data publikacji:
2013
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
DTMOS
balun
low voltage
low power
niskie napięcie
mała moc
Opis:
In this paper it is presented a balun LNA, with voltage gain control that combines a common-gate and common-source stage, in which transistors biased in triode region replace the resistive loads. This last approach in conjunction with a dynamic threshold reduction technique allows a low supply voltage operation. Furthermore, a significant chip area reduction can be exploited by adopting an inductor-less configuration. Simulations results with a 130 nm CMOS technology show that the gain is up to 19.3 dB and the NF is below 2.3 dB. The total dissipation is 4 mW, leading to an FOM of 2.26 for 0.6 V supply.
Źródło:
International Journal of Microelectronics and Computer Science; 2013, 4, 3; 87-91
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementation of Bulk-Driven current differencing transconductance amplifier (BD-CDTA)
Autorzy:
Shaktour, M. A.
Powiązania:
https://bibliotekanauki.pl/articles/376266.pdf
Data publikacji:
2015
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
Bulk-Driven transistors
Low-voltage
Low-power CDTA
PSpice simulation
Opis:
This paper presents a new high performance Bulk-Driven current differencing transconductance amplifier (BD-CDTA), a recently reported active element, especially suitable for analog signal processing applications. The proposed BD-CDTA provides high output impedances at port Z and X, excellent input/output current tracking. The proposed BD-CDTA circuit operates at supply voltages of ± 0.6V. PSPICE simulation results using TSMC 0.18 μm CMOS process model are included to verify the expected values.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2015, 84; 145-151
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Design of Low Power Low Voltage Bulk Driven Operational Transconductance Amplifier (BD-OTA)
Autorzy:
Shaktour, M. A.
Powiązania:
https://bibliotekanauki.pl/articles/377604.pdf
Data publikacji:
2014
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
Bulk-driven transistors
low-voltage
low-power OTA
PSpice simulation
Opis:
Operational Transconductance Amplifier (OTA) is one of the most significant building-blocks in integrated continuous-time filters. Here we design Low Power Low Voltage Bulk Driven OTA with a new concept of high-linearity OTA with controllable Transconductance is proposed. The OTA is simulated in a standard TSMC 0.18 mm CMOS process with a 0.6 V supply voltage.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2014, 80; 63-69
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
FSM state merging for low power
Autorzy:
Salauyou, V.
Powiązania:
https://bibliotekanauki.pl/articles/114448.pdf
Data publikacji:
2015
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
finite state machine
low power
merging
internal states
Opis:
A method of finite state machine (FSM) minimization for low power by merging FSM internal states is considered. The general algorithm for the minimization of FSM power consumption by means of merging two states is presented. The algorithm of the merging possibility of two states and the actual algorithm merging of two states for incompletely specified Mealy FSMs are given. In the conclusions, the possible directions of development of this approach are specified.
Źródło:
Measurement Automation Monitoring; 2015, 61, 7; 337-339
2450-2855
Pojawia się w:
Measurement Automation Monitoring
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Intravascular low-power laser illumination through special fiber diffusers
Autorzy:
Bereś-Pawlik, E.
Derkacz, A.
Powiązania:
https://bibliotekanauki.pl/articles/200107.pdf
Data publikacji:
2011
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
coronary angioplasty
restenosis
photostimulation
low-power laser radiation
Opis:
This paper presents the method of intravascular endothelial cell illumination with low-power laser radiation. Some special instruments were prepared, including designed fiber diffusers. The technical parameters of the set-up and the results of arterial system treatment with illumination instruments are presented.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2011, 59, 4; 441-443
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Design and Noise Analysis of a Novel Auto-Zeroing Structure for Continuous-Time Instrumentation Amplifiers
Autorzy:
Maréchal, S.
Nys, O.
Krummenacher, F.
Chevroulet, M.
Kayal, M.
Powiązania:
https://bibliotekanauki.pl/articles/226106.pdf
Data publikacji:
2013
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
front-end
instrumentation amplifier
low-noise
low power
chopper
auto-zero
Opis:
This paper introduces a low-noise, low-power amplifier for high-impedance sensors. An innovative circuit using an auto-zeroed architecture combined with frequency modulation to reject offset and low-frequency noise is proposed and analysed. Special care was given to avoid broadband noise aliasing and chopping in the signal path, and to minimize both the resulting equivalent input offset voltage and equivalent input biasing current. The theoretical noise analysis of the proposed topology covers most of the noise sources of the circuit. Simulations show that the input-referred noise level of the circuit is 13.4nV/√Hz for a power consumption of 85µA with a power supply from 1.8V to 3.6V.
Źródło:
International Journal of Electronics and Telecommunications; 2013, 59, 4; 397-404
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A 400 fJ per-cycle frequency reference for internet of things
Autorzy:
Coustans, M.
Krummenacher, F.
Terrier, C.
Kayal, M.
Powiązania:
https://bibliotekanauki.pl/articles/397716.pdf
Data publikacji:
2016
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
time reference
supply voltage insensitivity
temperature insensitivity
ultra-low power
always on domain optimization
odniesienie czasowe
napięcie zasilające
ultra low power
Opis:
This work presents an ultra-low power oscillator designed to target different contexts, such as crystal-assisted timekeeping, reference oscillator to optimize the always on domain of a microcontroller or wake-up timer. This oscillator enables ultralow power operation in 0.18 μm CMOS technology; the core oscillator consumes 2.5 nW at room temperature, with a temperature stability of 14 ppm/°C [-40°C - 60°C] and 0.07 %/V supply sensitivity.
Źródło:
International Journal of Microelectronics and Computer Science; 2016, 7, 2; 41-46
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wearable biosensing: signal processing and communication architectures issues
Autorzy:
Celka, P.
Vetter, R.
Renevey, P.
Verjus, C.
Neuman, V.
Luprano, J.
Decotignie, J. D.
Piguet, C.
Powiązania:
https://bibliotekanauki.pl/articles/309491.pdf
Data publikacji:
2005
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
wearable sensors
wireless BAN
biosignal processing
low-power DSP
Opis:
Long-term monitoring of human vital signs is becoming one of the most important fields of research of biomedical engineering. In order to achieve weeks to months of monitoring, new strategies for sensing, conditioning, processing and communication have to be developed. Several strategies are emerging and show different possible architectures. This paper essentially focuses on issues in wearable biosignal processing and communication architecture currently running at the Swiss Center for Electronics and Microtechnology (CSEM) in the framework of several European projects.
Źródło:
Journal of Telecommunications and Information Technology; 2005, 4; 90-104
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja czasów obliczeń heurystycznych algorytmów redukcji poboru mocy układów cyfrowych CMOS
Computational time verification of heuristic algorithms forlIow power design of CMOSs circuits
Autorzy:
Szcześniak, W.
Powiązania:
https://bibliotekanauki.pl/articles/268918.pdf
Data publikacji:
2008
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
redukcja poboru mocy
cyfrowe układy CMOS
heurystyczne algorytmy redukcji poboru mocy
low power design
digital CMOS circuits
heuristic low power design algorithms
Opis:
W pracy zaprezentowano przeprowadzoną komputerową weryfikację czasów obliczeń piętnastu nowoutworzonych algorytmów heurystycznych dla potrzeb redukcji poboru mocy cyfrowych układów CMOS. W zrealizowanych badaniach eksperymentalnych wykorzystano ogólnodostępne przykłady testowe ISCAS, zaczerpnięte z laboratorium CBL. Uzyskane wyniki pozwalają na akceptację nowoopracowanych algorytmów redukcji poboru mocy układów CMOS z punktu widzenia ich złożoności obliczeniowej.
This paper presents a computer verification of computational complexity of 15 newly elaborated heuristic algorithmsfor low power design of digital CMOS circuits. The verified algorithms were tested against a set of commonly available ISCAS benchmarks from CBL laboratory. The computational complexities of the tested heuristic algorithms were verified experimentally.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2008, 25; 151-154
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Arc to Glow Transition for Using DC Low Power Switches in Low Voltage Electric Grids
Autorzy:
Wisniewski, G.
Powiązania:
https://bibliotekanauki.pl/articles/1202499.pdf
Data publikacji:
2017
Wydawca:
Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:
switching arc DC
low voltage
low power installation
arc-to-glow transition
Opis:
This paper presents and discusses results of analysis and investigations of arc to glow transformation phenomenon at contact opening, under DC inductive loads of low power (≤10 J) and low voltage (≤250 V). The proportion in duration of arcing and glowing is investigated in dependence on current and voltage value, contact material properties. The transition phenomenon is analyzed by means of fast photography and emission spectroscopy to complete the study. On the basis of investigated results the conclusions about the possibility of control of the arc to glow transformation for practical use in DC low voltage and low power electrical grids are formulated.
Źródło:
Present Problems of Power System Control; 2017, 8; 31-40
2084-2201
Pojawia się w:
Present Problems of Power System Control
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Low-Power High-Speed Double Gate 1-bit Full Adder Cell
Autorzy:
Kumar, R.
Roy, S.
Bhunia, C. T.
Powiązania:
https://bibliotekanauki.pl/articles/226653.pdf
Data publikacji:
2016
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
low-power full-adder
low-power CMOS design
multiplexer based full-adder design
multi-threshold voltage based full-adder design
pass transmission logic
Opis:
In this paper, we proposed an efficient full adder circuit using 16 transistors. The proposed high-speed adder circuit is able to operate at very low voltage and maintain the proper output voltage swing and also balance the power consumption and speed. Proposed design is based on CMOS mixed threshold voltage logic (MTVL) and implemented in 180nm CMOS technology. In the proposed technique the most time-consuming and power consuming XOR gates and multiplexer are designed using MTVL scheme. The maximum average power consumed by the proposed circuit is 6.94μW at 1.8V supply voltage and frequency of 500 MHz, which is less than other conventional methods. Power, delay, and area are optimized by using pass transistor logic and verified using the SPICE simulation tool at desired broad frequency range. It is also observed that the proposed design may be successfully utilized in many cases, especially whenever the lowest power consumption and delay are aimed.
Źródło:
International Journal of Electronics and Telecommunications; 2016, 62, 4; 329-334
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Design of broadband power line communication module for automatic meter reading
Autorzy:
Chen, Xia
Liu, Ling
Powiązania:
https://bibliotekanauki.pl/articles/949869.pdf
Data publikacji:
2020
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
automatic meter reading
low-power consumption
long-distance transmission
power line communication
Opis:
Low-power consumption and long-distance transmission are two problems that have to be solved by the application of broadband power line communication for the automatic meter reading system. To reduce the power consumption of the communication module, based on the analysis of the composition of the power consumption, some methods are proposed. From the communication chip level and the module circuit level, the design scheme of low-power consumption is given. To solve the problem of transmission distance, a frequency band of 2.44 MHz~5.6 MHz is used as the main working frequency band. The communication module supports multiple frequency bands. Using this feature, the optimal frequency band is adaptively selected for communication and automatic switching, which further improve the transmission distance. Field application shows that the above methods effectively decrease the power consumption of the communication module and extend the transmission distance.
Źródło:
Archives of Electrical Engineering; 2020, 69, 4; 771-780
1427-4221
2300-2506
Pojawia się w:
Archives of Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Double-gate MOSFET Model Implemented in Verilog-AMS Language for the Transient Simulation and the Configuration of Ultra Low-power Analog Circuits
Autorzy:
Smaani, Billel
Meraihi, Yacin
Nafa, Fares
Benlatreche, Mohamed Salah
Akroum, Hamza
Latreche, Saida
Powiązania:
https://bibliotekanauki.pl/articles/2055208.pdf
Data publikacji:
2021
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
double-gate MOSFET
compact model
ultra low power analog circuits
Opis:
This paper deals with the implementation of a DC and AC double-gate MOSFET compact model in the Verilog-AMS language for the transient simulation and the configuration of ultra low-power analog circuits. The Verilog-AMS description of the proposed model is inserted in SMASH circuit simulator for the transient simulation and the configuration of the Colpitts oscillator, the common-source amplifier, and the inverter. The proposed model has the advantages of being simple and compact. It was validated using TCAD simulation results of the same transistor realized with Silvaco Software.
Źródło:
International Journal of Electronics and Telecommunications; 2021, 67, 4; 609--614
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Multiobjective Design of Wireless Ad Hoc Networks: Security, Real-Time and Lifetime
Autorzy:
Zdravko, K.
Powiązania:
https://bibliotekanauki.pl/articles/308972.pdf
Data publikacji:
2009
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
ad hoc networks
low-power routing
multihop communication
secure routing
Opis:
This paper deals with the tradeoffs between security, real-time and lifetime performance. Due to the multihop nature of communication wireless ad hoc networks are very vulnerable to attacks. Malicious nodes included in a routing path may misbehave and organize attacks such as black holes. Scaling the number of hops for a packet delivery we trade off energy efficiency against security and real-time communication. To study the multihop communication we propose a hierarchical communication model. The REWARD (receive, watch, redirect) algorithm for secure routing is employed as a main example for corrective actions. Symmetrical routing is a distinguish feature of protocols such as REWARD and we outline the threshold of conflict between power-efficient partitioning of communication links and symmetrical routing.
Źródło:
Journal of Telecommunications and Information Technology; 2009, 2; 13-21
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Graphene-based Current Mode Logic Circuits : a Simulation Study for an Emerging Technology
Autorzy:
Abdollahi, Hassan
Hooshmand, Reza
Owlia, Hadi
Powiązania:
https://bibliotekanauki.pl/articles/226818.pdf
Data publikacji:
2019
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
current mode logic (CML)
graphene
graphene FET
low-power design
Opis:
In this paper, the usage of graphene transistors is introduced to be a suitable solution for extending low power designs. Static and current mode logic (CML) styles on both nanoscale graphene and silicon FINFET technologies are compared. Results show that power in CML styles approximately are independent of frequency and the graphene-based CML (G-CML) designs are more power-efficient as the frequency and complexity increase. Compared to silicon-based CML (Si-CML) standard cells, there is 94% reduction in power consumption for G-CML counterparts. Furthermore, a G-CML 4-bit adder respectively offers 8.9 and 1.7 times less power and delay than the Si-CML adder.
Źródło:
International Journal of Electronics and Telecommunications; 2019, 65, 3; 381-388
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
CMOS implementation of an analogue median filter for image processing in real time
Autorzy:
Jendernalik, W.
Jakusz, J.
Blakiewicz, G.
Szczepański, S.
Powiązania:
https://bibliotekanauki.pl/articles/202129.pdf
Data publikacji:
2013
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
analogue CMOS circuits
early vision processing
median filter
low-power
Opis:
An analogue median filter, realised in a 0.35 μm CMOS technology, is presented in this paper. The key advantages of the filter are: high speed of image processing (50 frames per second), low-power operation (below 1.25 mW under 3.3 V supply) and relatively high accuracy of signal processing. The presented filter is a part of an integrated circuit for image processing (a vision chip), containing: a photo-sensor matrix, a set of analogue pre-processors, and interface circuits. The analysis of the main parameters of the considered median filter is presented. The discussion of important limitations in the operation of the filter due to the restrictions imposed by CMOS technology is also presented.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2013, 61, 3; 725-730
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Selected hardware solutions used in the process of monitoring bioparameters
Autorzy:
Michnik, A.
Szczurek, Z.
Szuster, B.
Kubik, B.
Kowalski, P.
Powiązania:
https://bibliotekanauki.pl/articles/397967.pdf
Data publikacji:
2016
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
body area networks
telemedicine
ultra-low power
inductive charging
ECG
GSR
Bluetooth Low Energy
BioSip
sieć sensorowa na powierzchni ciała
telemedycyna
ultra low power
ładowanie indukcyjne
EKG
Opis:
The paper presents the idea behind the implementation of a system designed to monitor biomedical parameters and the subject's behaviour on the basis of the architecture of measurement modules located on the body. The system was developed as a result of market launch of new generations of electronic devices combining high functionality, small size and low power consumption. The paper presents the elements of the system called BioSip, along with hardware solutions selected for the objectives to be accomplished, i.e. providing communication between system elements that would be efficient and resistant to artefacts, extending the time of operation for battery power supply, as well as ensuring a satisfactory level of reliability and ease of use.
Źródło:
International Journal of Microelectronics and Computer Science; 2016, 7, 1; 26-32
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Architektura niskoenergetycznego uniwersalnego sterownika programowalnego
Architecture of Low Energy Universal Programmable Controller
Autorzy:
Hubacz, Marcin
Pawłowicz, Bartosz
Trybus, Bartosz
Powiązania:
https://bibliotekanauki.pl/articles/2174230.pdf
Data publikacji:
2022
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
PLC
Internet Rzeczy
Low Power
IEC 61131-3
Internet of Things
Opis:
Artykuł przedstawia koncepcję budowy architektury niskoenergetycznego sterownika programowalnego opracowanego zgodnie z normą IEC 61131-3. Uniwersalność dotyczy swobody wyboru jednostki centralnej oraz możliwości łatwej wymiany algorytmu sterującego. Do proponowanego rozwiązania wybrana zostaje jedna z omówionych trzech metod opracowywania i dystrybucji oprogramowania. W ramach prac przygotowany został prototypowy sterownik w oparciu o elementy ewaluacyjne, z przeznaczeniem do pracy w środowisku rozproszonym. W artykule przedstawiono również porównanie wydajności energetycznej wybranych układów STM32 z kilku odmiennych serii.
The article presents the concept of building a low-energy programmable controller architecture developed in accordance with the IEC 61131-3 standard. The universality concerns the freedom of choice of the central unit and the possibility of easy replacement of the control algorithm. One of the three methods of software development and distribution is selected for the proposed solution. As part of the work, a prototype controller was prepared based on evaluation elements, intended to work in a distributed environment. The article also presents a comparison of the energy efficiency of selected STM32 systems from several different series.
Źródło:
Pomiary Automatyka Robotyka; 2022, 26, 4; 79--84
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Minimalizacja poboru mocy wspólnego modelu automatów skończonych
Minimisation of power dissipation of FSM common model
Autorzy:
Salauyou, V.
Grześ, T.
Powiązania:
https://bibliotekanauki.pl/articles/154327.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat skończony
minimalizacja poboru mocy
finite state machine
low power design
Opis:
W artykule przedstawiono nowy algorytm kodowania stanów wewnętrznych automatu skończonego o obniżonym poborze mocy. Zastosowano w nim wspólny model automatu klas ADE co pozwoliło to na zmniejszenie ilości przerzutników przechowujących kod stanu. Badania symulacyjne przeprowadzone z wykorzystaniem standardowych układów testowych potwierdziły skuteczność kodowania z wykorzystaniem proponowanego algorytmu w porównaniu z algorytmami JEDI oraz NOVA, jak i zawartymi we wcześniejszych pracach autorów.
In this paper there is addressed the problem of power minimisation of the finite state machine (FSM). Power reduction is of great importance in design of digital systems as it can improve the speed and extend the time between recharging the batteries in mobile systems. In the common model of the FSM of class ADE (Section 2) the set A of internal states consists of three subsets: AA, AD, and AE. AA is the set of internal states of the FSM of class A, AD is the set of internal states of the FSM of class D (the output vector is identical to the next state code), and AE is the set of internal states of the FSM of class E (the input vector is identical to the next state code) [12]. The common model of the FSM of class ADE requires an additional register used for storing the input and output vector values. These registers are present in modern programmable logic devices. In Section 3 there is proposed a new algorithm of the FSM state assignment that makes use of the common model. The assigned code consists of three parts: G - input vector, Z - output vector and E - state code. G and Z are stored in the input and output registers, respectively. With this algorithm it is possible to assign codes that are shorter than those assigned with use of classical methods, and thus less power is dissipated in registers storing the current state code during every transition. The experimental results (Section 4, Tables 1 and 2) show the significant reduction (of 13 to 51%) in power dissipation compared to classic (JEDI, NOVA, column-based) and recent (sequential and iterating) algorithms.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 491-493
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Energy harvester based on Terfenol-D for low power devices
Autorzy:
Mech, R.
Kaleta, J.
Lewandowski, D.
Wiewiórski, P.
Powiązania:
https://bibliotekanauki.pl/articles/1190061.pdf
Data publikacji:
2014
Wydawca:
Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:
pozyskiwanie energii
mikrokontroler
materiał inteligentny
harvesting energy
low-power microcontroller
smart material
Opis:
Rising requirements for a new constructions, force engineers to monitor them all day long. An attractive solution seems to be applications of wireless sensors. However, there is a barrier limiting their application, which is the need to supply them with an electrical power over extended period of time without using additional wiring or batteries. The potential solution of this problem seems to be an energy harvesting. This paper proposes a new energy harvesting device based on magnetostrictive material. In the course of the experiments with using Terfenol-D rods as actuators and sensors it has been shown, that the mechanical impact to the magnetic core based on Terfenol-D rod, NdFeB permanent magnets and coil set allowed to obtain an electric power signal enough to supply device of 100 Ohm load on their active state.
Źródło:
Interdisciplinary Journal of Engineering Sciences; 2014, 2, 1; 8--12
2300-5874
Pojawia się w:
Interdisciplinary Journal of Engineering Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Low Power, High Dynamic Range Analogue Multiplexer for Multi-Channel Parallel Recording of Neuronal Signals Using Multi-Electrode Arrays
Autorzy:
Rydygier, P.
Dąbrowski, W.
Fiutowski, T.
Wiącek, P.
Powiązania:
https://bibliotekanauki.pl/articles/226679.pdf
Data publikacji:
2010
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
analogue multiplexer
low power amplifier
multi-channel electronics
multielectrode arrays
neural signal
Opis:
In the paper we present the design and test resultsof an integrated circuit combining a sample & hold circuit andan analogue multiplexer. The circuit has been designed as abuilding block for a multi-channel Application Specific IntegratedCircuit (ASIC) for recording signals from alive neuronal tissueusing high-density micro-electrode arrays (MEAs). The designis optimised with respect to critical requirements for suchapplications, i.e. short sampling time, low power dissipation, goodl inearity and high dynamic range. Presented design comprisessample&hold circuits with class AB operational amplifier, novelshift register, which allows minimising cross-coupling of the clocksignal and control logic. The circuit has been designed in 0.35µm CMOS process and has been successfully implemented in aprototype multi-channel ASIC.
Źródło:
International Journal of Electronics and Telecommunications; 2010, 56, 4; 399-404
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Technology mapping of multi-output functions leading to the reduction of dynamic power consumption in FPGAs
Autorzy:
Opara, Adam
Kubica, Marcin
Powiązania:
https://bibliotekanauki.pl/articles/11542700.pdf
Data publikacji:
2023
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
low power synthesis
FPGA
switching activity
technology mapping
czynność przełączania
mapowanie technologii
Opis:
This article presents a synthesis strategy aimed at minimizing the dynamic power consumption of combinational circuits mapped in LUT blocks of FPGAs. The implemented circuits represent the mapping of multi-output functions. Properly selected multi-output functions are described using a new form of the binary decision diagram (BDD), which is an extension of pseudomulti-terminal BDDs (PMTBDDs) in the literature. The essence of limiting power consumption is to include additional parameters during decomposition, such as the switching activity associated with the switching PMTBDD (SWPMTBDD). In addition, we highlight the key importance of circuit optimization methods via non-disjoint decomposition when minimizing power consumption. An algorithm is proposed to assess the effectiveness of decomposition, considering several parameters, such as the number of non-disjoint decompositions as well as that of shared and non-shared bound functions or the switching activity. The results of experiments that demonstrate the effectiveness of the proposed methods are also included.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2023, 33, 2; 267--284
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Laboratory tests of small power generator driven by SI engine
Badanie agregatu prądotwórczego małej mocy napędzanego silnikiem ZI
Autorzy:
Buchalik, R.
Buczkowski, D.
Przybyła, G.
Powiązania:
https://bibliotekanauki.pl/articles/134073.pdf
Data publikacji:
2015
Wydawca:
Polskie Towarzystwo Naukowe Silników Spalinowych
Tematy:
power generator
low power internal combustion engine
Eco-marathon
agregat
generator
silnik spalinowy małej mocy
Opis:
This work presents the results of the laboratory tests of low-power generator with an SI engine. Laboratory studies were conducted to determine the energy performance of the system (electric power, energy efficiency) and its harmful effects on the environment (emission of CO, HC and NOx). The investigated object is a model with a power rating of 900 W. The generator is a single-cylinder, four-stroke internal combustion engine with spark ignition and cylinder capacity of 49cm3. Energy efficiency of the specified variable values of the load generator was determined. The maximum efficiency value reaches 13%. High levels of carbon monoxide in the exhaust gas was observed. Furthermore the potential applicability of the generator as a motor drive for micro-vehicle for the Shell Eco-marathon competition was considered.
Niniejsza praca zawiera wyniki badań agregatu prądotwórczego małej mocy z silnikiem ZI. Przeprowadzono badania laboratoryjne mające na celu wyznaczenie parametrów energetycznych układu (moc elektryczna, sprawność energetyczna) jego szkodliwego oddziaływania na środowisko naturalne (wskaźniki emisji CO, HC oraz NOx). Badany agregat to model o mocy znamionowej 900 W. Napęd generatora stanowi jednocylindrowy, czterosuwowy silnik spalinowy z zapłonem iskrowym o pojemności skokowej 49cm3. Określono sprawność energetyczną układu dla zmiennych wartości obciążenia generatora. Maksymalna wartość sprawności kształtuje się na poziomie 13%. Zaobserwowano bardzo wysoki poziom zawartości tlenku węgla w spalinach. Ponadto określono potencjał możliwości zastosowania silnika agregatu jako jednostki napędowej mikropojazdu.
Źródło:
Combustion Engines; 2015, 54, 3; 752-759
2300-9896
2658-1442
Pojawia się w:
Combustion Engines
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Low power BIST
Autorzy:
Puczko, M.
Powiązania:
https://bibliotekanauki.pl/articles/114375.pdf
Data publikacji:
2015
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
low power
BIST
test pattern generator
signature analyzer
test-per-scan
test-per-clock
power consumption
Opis:
In the last years designers have mainly concentrated on low power consumption in mobile computing devices and cellular phones. In this paper, new solutions for reducing the switching activity of BIST environment for the scan-organized Built-In Self-Test (BIST) architectures is presented. The key idea behind this technique is based on the design of a new structure of LFSR to generate more than one pseudo random bit per one clock pulse. Theoretical calculations were hardware verified in two digital system design environments: WebPACK ISE by Xilinx and Quartus II by Altera. Power consumption measure tools were Xilinx XPower and Altera PowerPlay Power Analyzer Tool. The practical verification covers the power consumption of the Test Pattern Generator (TPG) as well as the complete BIST. The obtained results are over a dozen percent better compared to similar works.
Źródło:
Measurement Automation Monitoring; 2015, 61, 7; 323-326
2450-2855
Pojawia się w:
Measurement Automation Monitoring
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Badania algorytmów kodowania stanów wewnętrznych automatu skończonego zorientowanych na minimalizację poboru mocy
Exploration of the Low Power Oriented Algorithms of the Finite State Machines State Assignment
Autorzy:
Salauyou, V.
Grześ, T.
Powiązania:
https://bibliotekanauki.pl/articles/156218.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat skończony
kodowanie
minimalizacja poboru mocy
finite state machine
state assignment
low power design
Opis:
Kodowanie stanów wewnętrznych automatu skończonego jest jednym z ważniejszych procesów podczas syntezy automatu. W artykule skoncentrowano się na algorytmach minimalizujących pobór mocy. Przeprowadzono badania algorytmu kodowania kolumnowego oraz dwóch algorytmów opracowanych przez autorów: sekwencyjnego oraz iteracyjnego. Wyniki badań wykazują znaczące zmniejszenie poboru mocy układów zakodowanych z wykorzystaniem algorytmu sekwencyjnego w porównaniu z algorytmem kodowania kolumnowego (średnio o 12%), natomiast zastosowanie algorytmu iteracyjnego pozwoliło na obniżenie mocy średnio o kolejne 2% (w porównaniu do algorytmu sekwencyjnego).
Finite State Machine (FSM) state assignment is one of the most important activities during the synthesis. In this paper we focused on the low-power design oriented algorithms. We explore column-based algorithm as well as two algorithms researched by authors: sequential and iterational. Experimental results shows the significant reduction of the power dissipation after state assignment using sequential algorithm in comparison with the column-based algorithm (of about 12%). Iterational algorithm increase power reduction of about 2% (in comparison with the sequential algorithm).
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 499-501
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Selected algorithms of MEMS accelerometers signal processing in burglary detector application
Autorzy:
Fabiański, B.
Nowopolski, K.
Wicher, B.
Powiązania:
https://bibliotekanauki.pl/articles/376276.pdf
Data publikacji:
2016
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
MEMS
accelerometer sensor
data streaming
DSP
low-power MCU
alarm system
artificial neural network
Opis:
In the paper, implementations and results of operation of artificial neural network applied as a burglary classifier are presented in comparison to solution with a direct digital signal processing (DSP) approach. The neural network operates in a mobile access control device, that may be easily attached to a door. The device is an integrated system, equipped with several sensors based on microelectromechanical systems (MEMS) technology. Due to limited effectiveness of simple, conditional logic algorithms on acquired signal samples, a more sophisticated approaches are investigated. Data acquisition during imitation of various burglary scenarios and further processing of the recorded signals are described in the paper. Selection of the neural network structure and pre-processing methods of sensor signals are presented as well. The direct DSP algorithm based on the application of the properties of application phenomena is shown in the same way. Finally, results of selected algorithms implementation in a low-power 32-bit microcontroller system are presented. Limitation of the platform responsiveness in the real-time conditions and comparison of used classification methods are discussed in the paper conclusions.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2016, 87; 267-278
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analysis of technical parameters of black coals used in low–power boilers
Analiza parametrów technicznych węgli kamiennych stosowanych w kotłach małej mocy
Autorzy:
Ciupek, B.
Urbaniak, R.
Perz, K.
Powiązania:
https://bibliotekanauki.pl/articles/314359.pdf
Data publikacji:
2018
Wydawca:
Instytut Naukowo-Wydawniczy "SPATIUM"
Tematy:
black coal
low-power boilers
technical analysis
węgiel kamienny
kotły małej mocy
analiza techniczna
Opis:
The article presents the results of technical analysis of black coals available in retail sales in Poland. A comprehensive list of fuel technical parameters and analysis of the possibilities of their use in low-power boilers was supported by the experience of the authors of the study. A thorough analysis of technical parameters of fuels concerned basic thermodynamic parameters of fuels responsible for the quality of thermal processes occurring in boilers. The collected data is presented in a uniform description of the current state of the sold fuels. In the last point, the researchers were looking at the technical aspects of the fuels offered in relation to the existing emission standard for low-power boilers.
W artykule przedstawiono wyniki analizy technicznej węgli kamiennych dostępnych w sprzedaży detalicznej w Polsce. Obszerna lista parametrów technicznych paliw i analiza możliwości ich zastosowania w kotłach o małej mocy została poparta doświadczeniem autorów badań. Dogłębna analiza parametrów technicznych paliw dotyczyła podstawowych parametrów termodynamicznych paliw odpowiedzialnych za jakość procesów cieplnych zachodzących w kotłach. Zebrane dane prezentowane są w jednolitym opisie aktualnego stanu sprzedawanych paliw. W ostatnim punkcie badacze przyglądali się technicznym aspektom oferowanych paliw w stosunku do istniejącego standardu emisji dla kotłów o małej mocy.
Źródło:
Autobusy : technika, eksploatacja, systemy transportowe; 2018, 19, 12; 386-389
1509-5878
2450-7725
Pojawia się w:
Autobusy : technika, eksploatacja, systemy transportowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Design of an Ultra-Low Power CT Σ∆ A/D Modulator in 65nm CMOS for Cardiac Pacemakers: From System Synthesis to Circuit Implementation
Autorzy:
Wang, Y.
Cai, H.
Powiązania:
https://bibliotekanauki.pl/articles/226202.pdf
Data publikacji:
2014
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
cardiac pacemaker
CMOS
ultra-low power
analogue-to-digital
Sigma-Delta modulation
continuous-time
Opis:
A high performance, ultra-low power, fully differentia 2nd-order continuous-time Σ∆ analogue-to-digital modulator for cardiac pacemakers is presented in this paper. The entire design procedure is described in detail from the high-level system synthesis in both discrete and continuous-time domain, to the low-level circuit implementation of key functional blocks of the modulator. The power consumption of the designed modulator is rated at 182nA from a 1.2V power supply, meeting the ultra-low power requirement of the cardiac pacemaker applications. A 65nm CMOS technology is employed to implement the Σ∆ modulator. The modulator achieves a simulated SNR of 53.8dB over a 400 Hz signal bandwidth, with 32KHz sampling frequency and an oversampling ratio of 40. The active area of the modulator is 0.45×0.50mm².
Źródło:
International Journal of Electronics and Telecommunications; 2014, 60, 1; 109-115
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Burglary detection based on accelometric data using selected signal processing algorithms
Autorzy:
Fabiański, B.
Nowopolski, K.
Wicher, B.
Powiązania:
https://bibliotekanauki.pl/articles/97596.pdf
Data publikacji:
2016
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
MEMS
accelerometer sensor
data streaming
DSP
low–power MCU
alarm system
artificial neural network
Opis:
The paper presents two approaches to the problem of burglary detection. The first one utilizes direct signal processing, while the other – artificial neural network (ANN). Both algorithms are compared in real operating conditions. The implementation of the algorithms was performed in a portable, battery operating devices that can be easily attached to the door. For direct comparison, two identical devices including several MEMS accelerometers and 32 bit microcontroller have been used – each with one algorithm implemented. The goal of using artificial neural network algorithm was to improve the performance of the burglary detection system in comparison to classical direct signal processing. The structure of ANN and required pre – processing of the input data, is presented and discussed as well. The article also describes the research system required to collecting the data for ANN training and to directly compare both algorithms. Finally, the results of behavior of the classification methods in real actual conditions is discussed.
Źródło:
Computer Applications in Electrical Engineering; 2016, 14; 313-327
1508-4248
Pojawia się w:
Computer Applications in Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Low-noise micro-power chopper amplifier for MEMS gas sensor
Autorzy:
Nebhen, J.
Meillere, S.
Masmoudi, M.
Seguin, J.-L.
Barthelemy, H.
Aguir, K.
Powiązania:
https://bibliotekanauki.pl/articles/397694.pdf
Data publikacji:
2011
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
czujnik gazu
niskie szumy
analogowy układ scalony
gas sensor
low-noise
low-power
chopper modulation
analog integrated circuits
Opis:
In this paper, a low-noise, low-power and low voltage Chopper Stabilized CMOS Amplifier (CHS-A) is presented and simulated using transistor model parameters of the AMS 0.35 μm CMOS process. This CHS-A is dedicated to high resistive gas sensor detection. The proposed CHS-A using Chopper Stabilization technique (CHS) exhibits an equivalent input referred noise of only 0.194 nV/√Hz for a chopping frequency of 210 kHz under ۫.25 V supply voltage and 26.5 dB voltage gain. The inband PSRR is above 90 and the CMRK exceeds 120 dB. At the same simulation condition, the total power consumption is 5 μW only.
Źródło:
International Journal of Microelectronics and Computer Science; 2011, 2, 4; 146-155
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Effect of Shielding Gas Composition on Geometry and Austenite Formation in Low Power Pulsed Nd:YAG Laser Welded 2205 Duplex Stainless Steel
Autorzy:
Gozarganji, Hajibaba, E.
Farnia, A.
Ebrahimnia, M.
Powiązania:
https://bibliotekanauki.pl/articles/2049428.pdf
Data publikacji:
2021
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
low power pulsed Nd:YAG laser welding
duplex stainless steel
shielding gas
nitrogen
austenite formation
Opis:
This paper presents an investigation into effect of nitrogen content of shielding gas mixture on weld geometry, microstructure and hardness of pulsed laser welded 2205 duplex stainless steel. Full penetration autogenous welding was performed on 2 mm thick plates using a low power pulsed Nd: YAG laser. light and scanning electron microscopy were used to study the resulting microstructures. It is observed that 2 mm full penetrated joint decreases to 1.8 mm by dominating nitrogen in argon-nitrogen mixture. Different morphologies of austenite phase as well as an increase of 8% of its content can be observed in pure nitrogen shielded welds. Average weld grain size in sample which is welded in nitrogen atmosphere stands at approximately 41 μm which is smallerthan that of argon atmosphere which is about 51 μm. Micro-hardness test reveals that hardness values increase from 280 HV in base metal to 307 HV in weld center line and the shielding gas mixture does not significantly influence the weld hardness.
Źródło:
Archives of Metallurgy and Materials; 2021, 66, 1; 187-195
1733-3490
Pojawia się w:
Archives of Metallurgy and Materials
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytmy kodowania stanów wewnętrznych automatu skończonego do minimalizacji poboru mocy
Finite state machines state assignment algorithms for power minimization
Autorzy:
Grześ, T.
Salauyou, V.
Powiązania:
https://bibliotekanauki.pl/articles/341129.pdf
Data publikacji:
2008
Wydawca:
Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
Tematy:
automat skończony
kodowanie stanów
obniżanie poboru mocy
finite state machine
state assignment
low power design
Opis:
Kodowanie stanów wewęetrznych automatu skończonego jest jednym z ważniejszych procesów podczas syntezy automatu. Zastosowanie odpowiedniego algorytmu pozwala m.in. obnizyć pobór mocy. W artykule skoncentrowano się na algorytmach minimalizujących pobór mocy. Przeprowadzono badania nad algorytmem kodowania kolumnowego, opisanego w pracy [1] oraz nad dwoma algorytmami opracowanymi przez autorów: sekwencyjnym [7] oraz rafinacyjnym. Badania przeprowadzono na standardowych układach testowych, opracowanych w Microelectronics Center of North Carolina [9]. Wyniki badań wykazują znaczące zmniejszenie poboru mocy układów zakodowanych z wykorzystaniem algorytmu sekwencyjnego w porównaniu z poborem z wykorzystaniem algorytmu kodowania kolumnowego (średnio o 12%); zastosowanie algorytmu rafinacyjnego pozwoliło obniżyć moc średnio o kolejny 1%.
State assignment for a finite state machine (FSM) is an important process in logic synthesis of the sequential circuits in programmable devices. Using the proper algorithm provides among other things the reduction of the power dissipation. In this paper we focused on the algorithms that reduce power dissipation. The analysis of the column based algorithm (described in [1]) as well as two algorithms proposed by authors: sequential [7] and iterational was made. Experiments were made on standard benchmarks, researched in Microelectronics Center of North Carolina [9]. Obtained results showed significant reduction of the power dissipation when using the sequential algorithm (12% in comparison with the column-based algorithm). Iterational algorithm improves the results by additional 1%.
Źródło:
Zeszyty Naukowe Politechniki Białostockiej. Informatyka; 2008, 3; 53-66
1644-0331
Pojawia się w:
Zeszyty Naukowe Politechniki Białostockiej. Informatyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Study of a High-voltage Switching Power Supply Parameters
Autorzy:
Martemianov, Boris
Ryzhkov, Alexander
Vdovin, Grigoriy
Powiązania:
https://bibliotekanauki.pl/articles/2055213.pdf
Data publikacji:
2021
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
high voltage
low power
power supply
microchannel plate
MCP
MCP detector
low signal
Cockcroft-Walton
voltage multiplier
pulse generator
pulse transformer
voltage stabilizer
Opis:
A principle diagram of a high-voltage low-power power supply for devices comprising a microchannel plate (MCP) has been developed. A mathematical model was built according to the developed scheme for a detailed study of the operation of the power supply and the selection of the optimal parameters of its components and obtaining the best output voltages. The power supply circuit comprises a control circuit, a pulse transformer, a voltage multiplier circuit, a feedback circuit, and an input stabilizer. The input stabilizer provides the maintenance of the voltage switched in the primary winding of the transformer at a given level regardless of the voltage drop of the power supply primary source. Moreover the stabilizer provides constant voltage maintenance when the load resistance changes. (with Rload changing from 100 to 200 MΩ, Uout did not exceed 3 V).
Źródło:
International Journal of Electronics and Telecommunications; 2021, 67, 4; 711--716
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A Comparative Study of Single- and Dual-Threshold Voltage SRAM Cells
Autorzy:
Kushwaha, P.
Chaudhry, A.
Powiązania:
https://bibliotekanauki.pl/articles/308384.pdf
Data publikacji:
2011
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
5T SRAM
65 nm CMOS technology
6T SRAM
7T SRAM
low power SRAM
power reduction technique
Opis:
In this paper, a comparison has been drawn between 5 transistor (5T), 6T and 7T SRAM cells. All the cells have been designed using both single-threshold (conventional) and dual-threshold (dual-Vt) voltage techniques. Their respective delays and power consumption have been calculated at 180 nm and 65 nm CMOS technology. With technology scaling, power consumption decreases by 80% to 90%, with some increase in write time because of the utilization of high- Vt transistors in write critical path. The results show that the read delay of 7T SRAM cell is 9% lesser than 5T SRAM cell and 29% lesser than 6T SRAM cell due to the lower resistance of the read access delay path. While read power of 5T SRAM cell is reduced by 10% and 24% as compared to 7T SRAM, 6T SRAM cell respectively. The write speed, however, is degraded by 1% to 3% with the 7T and 5T SRAM cells as compared to the 6T SRAM cells due to the utilization of single ended architecture. While write power of 5T SRAM cell is reduced by up to 40% and 67% as compared to 7T SRAM, 6T SRAM cell respectively.
Źródło:
Journal of Telecommunications and Information Technology; 2011, 4; 124-130
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ultra Low Power Design for Digital CMOS Circuits Operating Near Threshold
Autorzy:
Kalra, S.
Bhattacharyya, A. B.
Powiązania:
https://bibliotekanauki.pl/articles/226500.pdf
Data publikacji:
2017
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
energy efficiency
ultra-low power
EKV
minimum energy point
minimum delay point temperature to time generator
Opis:
Circuits operating in the subthreshold region are synonymous to low energy operation. However, the penalty in performance is colossal. In this paper, we investigate how designing in moderate inversion region recuperates some of that lost performance, while remaining very near to the minimum energy point. An α power based minimum energy delay modeling that is continuous over the weak, moderate, and strong inversion regions is presented. The value of α is obtained through interpolation following EKV model. The effect of supply voltage and device sizing on the minimum energy and performance is determined. The proposed model is utilized to design a temperature to time generator at 32nm technology node as the application of the proposed model. The abstract goes here.
Źródło:
International Journal of Electronics and Telecommunications; 2017, 63, 4; 369-374
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Low Power PLL for Communication System
Autorzy:
Tyagi, Mohit
Powiązania:
https://bibliotekanauki.pl/articles/1075551.pdf
Data publikacji:
2019
Wydawca:
Przedsiębiorstwo Wydawnictw Naukowych Darwin / Scientific Publishing House DARWIN
Tematy:
True single phase clock (TSPC)
charge-pump (CP)
low - power
low-jitters
phase frequency detector (PFD)
phase locked loop (PLL)
Opis:
This paper presents the design aspects of low power digital PLL. The performance determining parameters of a digital PLL are lock range, capture range, jitter in generated output signal and power consumption. Its performance is mainly governed by two building blocks namely the voltage controlled oscillator (VCO) and phase detector. We have performed the complete analysis of phase noise and power consumption of current starved VCO, a novel D flip-flop based phase detector and transmission gate based charge pump. We have introduced a charge pump which is giving a remarkable reduction in reference spur. As PLL is used for many applications like as a frequency synthesizer, for clock deskewing, for jitter reduction, in FM radios so everyone demands a low cost low power highly integrated PLL design. Best efforts have been made to design a MOSFET based low power, low cost GHz range digital PLL. The main objective of this paper is to design a low power digital PLL which produces a very stable clock signal having jitter less than 1ps, power consumption less than 805uw ,output frequency ranged from 0 to380MHz at a supply voltage of 1.8V.
Źródło:
World Scientific News; 2019, 121; 26-34
2392-2192
Pojawia się w:
World Scientific News
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Nowe rozwiązania pomiarów napięć i prądów w sieciach inteligentnych
New Solutions for Voltage and Current Measurement in Intelligent Networks
Autorzy:
Babś, A.
Powiązania:
https://bibliotekanauki.pl/articles/159628.pdf
Data publikacji:
2018
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Elektrotechniki
Tematy:
przekładniki pomiarowe małej mocy
cewka Rogowskiego
sensor napięciowy
low power instrument transformers
Rogowski coil
voltage sensor
Opis:
W artykule przedstawiono nowe rozwiązania pomiarów napięć i prądów w sieci średniego napięcia, których stosowanie jest związane z masowym wdrożeniem w krajowej energetyce układów wykrywania przepływu prądu zwarciowego. Opisano zasady działania przekładników pomiarowych małej mocy, ich konstrukcję oraz perspektywy zastosowań tych przekładników w sieciach średnich i wysokich napięć.
The article presents new solutions of voltage and current instrument transformers in a medium voltage network, the use of which is related to the mass implementation of short-circuit current detection systems in the power industry. The principles of operation of low power instrument transformers and their construction are described as well as perspectives of applications of these transformers in medium and high voltage networks.
Źródło:
Prace Instytutu Elektrotechniki; 2018, 280; 63-72
0032-6216
Pojawia się w:
Prace Instytutu Elektrotechniki
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Advanced compact modeling of the deep submicron technologies
Autorzy:
Grabiński, W.
Bucher, M.
Sallese, J.-M.
Krummenacher, F.
Powiązania:
https://bibliotekanauki.pl/articles/309312.pdf
Data publikacji:
2000
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
ultra deep submicron (UDSM) technology
compact modeling
EKV MOS transistor model
MOSFET
matching
low power
RF applications
Opis:
The technology of CMOS large-scale integrated circuits (LSI's) achieved remarkable advances over last 25 year and the progress is expected to continue well into the next century. The progress has been driven by the downsizing of the active devices such as MOSFETs. Approaching these dimensions, MOSFET characteristics cannot be accurately predicted using classical modeling methods currently used in the most common MOSFET models such as BSIM, MM9 etc, without introducing large number of empirical parameters. Various physical effects that needed to be considered while modeling UDSM devices: quantization of the inversion layer, mobility degradation, carrier velocity saturation and overshoot, polydepletion effects, bias dependent source/drain resistances and capacitances, vertical and lateral doping profiles, etc. In this paper, we will discuss the progress in the CMOS technology and the anticipated difficulties of the sub-0.25 žm LSI downsizing. Subsequently, basic MOSFET modeling methodologies that are more appropriate for UDSM MOSFETs will be presented as well. The advances in compact MOSFET devices will be illustrated using application examples of the EPFL EKV model
Źródło:
Journal of Telecommunications and Information Technology; 2000, 3-4; 31-42
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Evaluation efficiency of low-power fans used in the means of transport
Autorzy:
Nygard, Adam
Bartoszewicz, Jarosław
Powiązania:
https://bibliotekanauki.pl/articles/2097474.pdf
Data publikacji:
2020
Wydawca:
Polskie Towarzystwo Naukowe Silników Spalinowych
Tematy:
fans
low-power fan
evaluation efficiency
fan efficiency
transport
wentylatory
wentylator małej mocy
ocena wydajności
wydajność wentylatora
Opis:
The article presents test results on low-power fans used in the means of transport. Fans evaluation was in the context of energy efficiency. Interest in scientific topics related to low-power fans has its source in the reports of the Chief Inspector of Environmental Protection on the state of the natural environment in Poland and European Union reports assessing our natural environment. The goal of the article is to compare experimental results with Minister of Economy Regulation of March 11th, 2014, which introduces changes in accordance to European Parliament and Council Directive 2009/125/WE, with regard to ecodesign requirements for fans driven by motors with an electric input power between 125 W and 500 kW.
Źródło:
Combustion Engines; 2020, 59, 4; 15--20
2300-9896
2658-1442
Pojawia się w:
Combustion Engines
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wolnoobrotowy generator z magnesami trwałymi do elektrowni wiatrowej z turbiną o pionowej osi obrotu
Low speed permanent magnet generator for vertical axis wind turbine
Autorzy:
Kostro, G.
Kutt, F.
Michna, M.
Ronkowski, M.
Powiązania:
https://bibliotekanauki.pl/articles/269128.pdf
Data publikacji:
2016
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
mała elektrownia wiatrowa
generator
magnesy trwałe
projektowanie
low power vertical
axis wind turbine
permanent magnet generator
design
Opis:
W artykule przedstawiono założenia projektowe, wybrane wyniki etapu projektowania i badania prototypu wolnoobrotowego generatora z magnesami trwałymi współpracującego z elektrownią wiatrową z innowacyjną turbiną o pionowej osi obrotu. Projekt został wykonany na zlecenie firmy ALU ECO Sp. z o.o. z Gdańska w ramach projektu badawczorozwojowego Pionowa Turbina Wiatrowa, współfinansowanego przez Polską Agencję Rozwoju Przedsiębiorczości ze środków programu Wsparcie w ramach dużego bonu. Zaprojektowano, wykonano i zbadano prototyp generatora prądu przemiennego o mocy 15 kVA i napięciu znamionowym 400 V przy prędkości 95 obr/min. Generator może znaleźć zastosowanie w energetyce wiatrowej małej mocy, w tym na jednostkach pływających (statkach, jachtach) oraz w stacjonarnych instalacjach prosumenckich.
The paper presents the design of the low speed permanent magnet generator for the innovative vertical axis wind turbine. The paper shows the design assumption, selected results from the design stage and the prototype testing stage. The project was commissioned by the company ALU ECO Sp. o.o. Gdansk and co-financed by the Polish Agency for Enterprise Development. The power of the prototype generator is 15kVA and the rated voltage is 400V at a speed of 95 rpm. The generator can be used in low-power wind energy, including on vessels (ships, yachts) and in the stationary installations.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2016, 50; 33-37
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Combustion of plywood waste in a low-power boiler
Spalanie odpadów sklejkowych w urządzeniu energetycznym małej mocy
Autorzy:
Cichy, W.
Powiązania:
https://bibliotekanauki.pl/articles/52565.pdf
Data publikacji:
2012
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Technologii Drewna
Tematy:
wood waste
waste recycling
combustion process
bioenergy
biomass burning
combustion product emission
plywood waste
low-power boiler
combustion gas
Opis:
The article presents the results of experiments aimed at the identification of the influence of the share of phenol and amine resins in burnt fuel mixtures from wood waste along the basic parameters of the process of their thermal oxidation in a low- -power boiler. Differences in the composition of combustion gases from the burning of waste from “virgin” wood and plywood manufactured using urea-formaldehyde (UF) and phenol-formaldehyde (PF) glues were observed.
Zbadano wpływ udziału żywic fenolowych i aminowych w spalanych mieszankach odpadów drzewnych na kształtowanie się podstawowych parametrów procesu ich spalania w urządzeniu kotłowym małej mocy. Badania prowadzono na laboratoryjnym stanowisku badawczym składającym się z paleniska retortowego o mocy 50 kW odpowiednio oprzyrządowanego. Ocenę składu gazów spalinowych prowadzono przy pomocy przenośnego analizatora spalin wyposażonego w cele elektrochemiczne. Materiałem badawczym były odpady sklejki wodoodpornej (zaklejanej klejem fenolowym – PF), suchotrwałej (zaklejanej klejem mocznikowym – UF) oraz odpady „czystego” drewna. W trakcie eksperymentu zmieniano ilości dozowanego do paleniska powietrza w zakresie 50–140 m3. Stwierdzono, że spalaniu paliw drzewnych zawierających fenolowe żywice klejowe towarzyszyła wyższa zawartość tlenku węgla i węglowodorów, w porównaniu z paliwami zawierającymi żywice mocznikowe i „czyste” drewno. Zwiększanie ilości dozowanego powietrza przy spalaniu sklejki fenolowej powodowało znaczący spadek emisji tlenku węgla i węglowodorów w porównaniu z paliwami zawierającymi żywice mocznikowe, spalanymi w ten sam sposób. Przy spalaniu sklejki mocznikowej i dozowaniu powietrza z prędkością 140 m3/h stwierdzono około trzy razy wyższą zawartość tlenków azotu w gazach spalinowych w porównaniu z „czystym” drewnem i sklejką fenolową. Dodatek sklejki fenolowej do spalanej sklejki mocznikowej przy dozowaniu powietrza do paleniska z prędkością 140 m3/h spowodował znaczący spadek emisji Nox.
Źródło:
Drewno. Prace Naukowe. Doniesienia. Komunikaty; 2012, 55, 187
1644-3985
Pojawia się w:
Drewno. Prace Naukowe. Doniesienia. Komunikaty
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Power-saving voltage-to-current conversion with the use of CMOS differential amplifier
Autorzy:
Wojtyna, R.
Powiązania:
https://bibliotekanauki.pl/articles/398104.pdf
Data publikacji:
2015
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
analog signal processing
differential amplifier
CMOS electronics
low-power analog circuits
analogowe przetwarzanie sygnałów
wzmacniacz różnicowy
CMOS
obwody niskiego napięcia
Opis:
Differential amplifiers are well known as input stage preamplifiers. This is because they exhibit the ability to reduce unwanted common-mode effects considerably. As a consequence, both noise and input signal of the amplifier can have low values. Proper operation of differential amplifiers is possible when implemented in chip form. For typical use of such CMOS amplifiers, input signals are delivered to differential-pair gate-terminals while tail terminal is used to ensure the required bias of the pair. The paper shows that the roles of gates and tail terminal can be changed. In other words, the tail current can be used as input signal while the gate ones as voltages controlling the amplifier gain. This enables to combine the achievable low noise with power efficient operation of the circuit. Necessary conditions for that are discussed in this paper. Suitability of atypically used differential amplifiers for voltage-to-current conversion is explained. Two examples of CMOS circuits implementing power economic conversion of this type are presented.
Źródło:
International Journal of Microelectronics and Computer Science; 2015, 6, 3; 96-101
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmniejszanie poboru mocy w samotestujących układach cyfrowych
Low power in BIST
Autorzy:
Puczko, M.
Murashko, I.
Yarmolik, S. V.
Powiązania:
https://bibliotekanauki.pl/articles/155698.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
niski pobór mocy
test-per-clock
wbudowane samotestowanie
przerzutnik -T
przerzutnik D
low power BIST
flip-flop-T-D
BIST
Opis:
W referacie przedstawiono wyniki badań nad obniżeniem rozpraszanej mocy generatora pseudolosowych wektorów testowych i analizatora sygnatur, które są wykorzystywane podczas wbudowanego samotestowa-nia urządzeń cyfrowych BIST (ang. Built-In Self-Testing). Zaproponowano nową strukturę układu, która pozwala obniżyć moc wydzielaną w trakcie przeprowadzania samotestowania. Podstawowa idea powyższego sposobu opiera się na takiej modyfikacji elementów BIST, w której zamiast przerzutników -D wykorzystuje się przerzutniki -T.
The power dissipation calculation of pseudorandom Test Pattern Generator (TPG) and Signature Analyzer (SA) in BIST is presented in this paper. The new idea, presented in the paper of test generation in BIST (Built-In Self-Test) allows reducing power dissipation during testing of the digital circuit. The main idea of proposed design is using flip-flops of type T.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 3-5
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metody obniżania poboru mocy podczas testowania wewnątrzukładowego
Low power in BIST
Autorzy:
Puczko, M.
Powiązania:
https://bibliotekanauki.pl/articles/154021.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
niski pobór mocy
test-per-clock
BIST
przerzutnik -T
przerzutnik D
low power BIST
flip-flop-T
flip-flop-D
Opis:
W referacie przedstawiono wyniki badań nad obniżeniem rozpraszanej mocy generatora pseudolosowych wektorów testowych i analizatora sygnatur, które są wykorzystywane podczas wbudowanego samotestowania urządzeń cyfrowych BIST (ang. Built-In Self-Testing). Zaproponowano nową strukturę układu, która pozwala obniżyć moc wydzielaną w trakcie przeprowadzania samotestowania. Główna idea opiera się na takiej modyfikacji elementów BIST, w której zamiast przerzutników -D wykorzystuje się przerzutniki -T.
Nowadays during organizing built-in self testing the most spread and best known are scan design techniques based on the full or partly scanning path. The first testing vector is put into testing system by SP (Scanning Path) data. Shifting information takes place during clock pulses, and the number of shifts is equal to the number of flip-flops in SP. Then, one synchronization pulse is used to write system changes in adequate SP positions. Next, SP values are applied to the output of the circuits, and at the same time on the date input SP follow next testing vector. So, if the SP is built of k-elements, there are needed k+1 clock pulses to put one testing vector. This realization is non effective because of high power consumption. Firstly, in modern BIST systems there are used many D-flip flops (memory elements). Even when there are used many SPs, the number of positions in each SP can reach a few thousands. In this case to put a new testing vector it is necessary to use a few thousand of synchronization pulses. Simultaneously the high amount of energy is needed, because each new testing vector needs one synchronization pulse. Secondly, during shifting data in SP in a testing circuit there are empty switchings, which requires energy. So, to minimize the power consumption test-per-clock technique is used. In this paper the new idea of minimizing power dissipation in BIST with test-per-clock technique is presented. The main idea of the new solution is to stop putting synchronization pulses to flip-flops in which their state has not changed in the current synchronization pulses. It will allow eliminating not necessary switching activity in BIST and, what is more, it will allow to decrease power consumption and Weighted Switching Activity.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 672-674
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Application of biogas to supply the high compression ratio engine
Autorzy:
Bieniek, Andrzej
Mamala, Jarosław
Graba, Mariusz
Prażnowski, Krzysztof
Śmieja, Michał
Wereszczyński, Dariusz
Powiązania:
https://bibliotekanauki.pl/articles/134102.pdf
Data publikacji:
2019
Wydawca:
Polskie Towarzystwo Naukowe Silników Spalinowych
Tematy:
biogas
high compression ratio engine
emission
low power cogeneration system
biogaz
silnik o zwiększonym stopniu sprężania
emisja
układ kogeneracyjny małej mocy
Opis:
The study concerns the use of biogas as a fuel for supplying a modified self-ignition engine. As a result of the modifications made, the compression ratio was reduced and the engine was equipped with an ignition system and an electronically activated engine throttle. The changes have made it possible to burn biogas in a high compression ratio engine. The paper presents the results of research conducted on a low power cogeneration system with engine that drives an electrical machine cooperating with a 380/400 V network. The analysis includes, among other things, the possibility of producing electricity using biogas. The paper presents the influence of regulatory parameters such as the volume and composition of the supplied gas mixture and the degree of throttle opening on the obtained engine operation indicators and the driven electric machine. The tests were carried out in relation to the obtained ecological indicators depending on the concentration in the exhaust of such substances as: HC, CO, NOx.
Źródło:
Combustion Engines; 2019, 58, 4; 40-46
2300-9896
2658-1442
Pojawia się w:
Combustion Engines
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Pomiary mocy strat w niskostratnych rdzeniach nanokrystalicznych
Measurements of power losses in low loss nanocrystalline cores
Autorzy:
Gozdur, R.
Majocha, A.
Gołębiowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/155820.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
pomiar stratności
pomiar małych mocy
pętla histerezy magnetycznej
planimetrowanie powierzchni pętli histerezy
power loss measurement
measurement of low power
magnetic hysteresis loop
hysteresis loop area
Opis:
Referat dotyczy problemu pomiarów małych mocy przy współczynniku mocy znacznie poniżej 0,1. Problem taki ma miejsce przy określaniu stratności niskostratnych lub małogabarytowych magnetowodów. W referacie przedstawiona została aplikacja definicyjnej metody pomiaru mocy strat oraz wyniki pomiarów dla rdzeni wykonanych z taśmy nanokrystalicznej. Wyniki pomiarów uzyskane zostały metodą planimetrowania pola powierzchni pętli histerezy. W dyskusji nad wynikami uwzględniona została analiza metrologiczna zastosowanej metody, analiza źródeł błędów wyniku pomiaru.
The paper concerns the problem of low power measurements at the power factor significantly less than 0.1. Such a problem occurs in determining the power loss of nanocrystalline or low-dimensioned cores. The paper presents application of the definitional method of measuring the power loss and measurement results for cores made of a nanocrystalline ribbon. The presented measurement results, graphs, and data were obtained from a measuring system developed by the authors. The paper contains the system description and specification of its technical parameters. The measurement results were obtained by defining the area of the magnetic hysteresis loop. The measurements were taken in the frequency range from 0.001 Hz up to 50 Hz. Calculations of the error are given for two significant values of the frequency. In the discussion of the results there were taken into account: metrological analysis of the method, analysis of uncertainty sources in the measurement result and comparison of the method with modern methods for measuring low power values.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 11, 11; 1272-1275
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-50 z 97

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies