Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "układy cyfrowe" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Podbaza

Wyrównaj
Wyświetlanie 1-15 z 19
Tytuł:
A platform for joint analysis of biosignals ensembles in real-time using FPGA
Platforma do analizy całości biosygnałów za pomocą FPGA
Autorzy:
Mierzejewski, K.
Véjar, A.
Powiązania:
https://bibliotekanauki.pl/articles/261470.pdf
Data publikacji:
2016
Wydawca:
Politechnika Wrocławska. Wydział Podstawowych Problemów Techniki. Katedra Inżynierii Biomedycznej
Tematy:
biosignals
joint analysis
mutual information
DSP
FPGA
biosygnały
zintegrowana analiza
informacja wzajemna
Cyfrowe Przetwarzanie Sygnałów
programowalne układy cyfrowe
Opis:
We present the design of a platform for acquisition and digital processing of biosignals. The objective of this platform is to process biosignals in real-time to obtain quantitative indicators for joint analysis of biosignals ensembles. An important indicator of non-linear dependence between signals is the mutual information. The estimation of the mutual information between signals is time- and resource-consuming when using standard software implementations on normal computers. To circumvent the calculation limitations on standard software implementations we use a reconfigurable computing unit of type FPGA, were the calculation of mutual information is specified in hardware.
Przedstawiamy projekt platformy służącej do pozyskiwania i cyfrowej obróbki biosygnałów. Jej zadaniem jest przetwarzanie biosygnałów w czasie rzeczywistym w celu uzyskania wskaźników ilościowych dla zintegrowanej analizy zespółów biosygnałów. Ważnym wskaźnikiem nieliniowej zależności pomiędzy sygnałami jest informacja wzajemna. Jej oszacowanie pomiędzy sygnałami przy użyciu standardowego oprogramowania na zwykłych komputerach jest mało wydajne i czasochłonne. Aby obejść ograniczenia narzucone przez narzędzia zwykle wykorzystywane w tym celu, zastosowano rekonfigurowalną jednostkę typu FPGA, w której obliczenia informacji wzajemnej są określone.
Źródło:
Acta Bio-Optica et Informatica Medica. Inżynieria Biomedyczna; 2016, 22, 4; 253-260
1234-5563
Pojawia się w:
Acta Bio-Optica et Informatica Medica. Inżynieria Biomedyczna
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Laboratoryjny system cyfrowy programowany przez Ethernet oparty na magistrali SPI
Digital laboratory system programmed over the Ethernet based on SPI bus
Autorzy:
Noga, Krystyna Maria
Rabczuk, Dorota
Powiązania:
https://bibliotekanauki.pl/articles/267717.pdf
Data publikacji:
2019
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
układy cyfrowe
magistrala SPI
systemy wbudowane
układy programowalne
digital systems
Serial Peripheral Interface
SPI
embedded devices
remote control
programmable devices
Opis:
W artykule zaprezentowano cyfrowy system laboratoryjny oparty na magistrali SPI z mikrokontrolerem w roli urządzenia Master oraz różnymi urządzeniami Slave podłączonymi do magistrali (cyfrowy termometr, potencjometr, pamięć EEPROM, układ programowalny CPLD). Założeniem projektu jest stworzenie bazy sprzętowo-programistycznej dla rozwojowego systemu zdalnie sterowanego oraz programowanego przez Ethernet. Użytkownik przez stronę internetową ma możliwość wysłania żądania tcp/http dla urządzeń na magistrali SPI, a w odpowiedzi http otrzymuje informacje o stanie urządzeń. System jest przystosowany do zdalnego ładowania nowych wersji programu do pamięci mikrokontrolera po Ethernecie.
The article presents a laboratory system based on SPI bus with a microcontroller as the Master device and various Slave devices connected to the Master over the SPI bus. The variety of digital devices with SPI interface enables the growth of the project. In the exemplary system several digital devices were used: a thermometer, an EEPROM memory, a potentiometer and a PLD structure. The PLD structure is chosen as Slave device on the bus to take advantage of its typical functionality: ability to perform fast arithmetical calculations. In order to inform of an alarm state the CPLD structure must use an external interrupt line to the microcontroller because Slave device cannot start a communication session over SPI bus. The microcontroller is chosen as Master device because it possesses various external interfaces especially Ethernet interface. The aim of the project is creating a remotely controlled system programmed over the Ethernet which can expand through connecting additional devices on the SPI bus and writing libraries for them. The Ethernet interface is used to load the microcontroller program over the Ethernet which gives the student the ability to remotely load and test the microcontroller software.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2019, 65; 111-114
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytmy i metody dwuprocesorowego sterowania precyzyjnym licznikiem czasu
Algorithms and methods for dual processor control system with precision time counter
Autorzy:
Sondej, T.
Gołaszewski, M.
Powiązania:
https://bibliotekanauki.pl/articles/209588.pdf
Data publikacji:
2008
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
układy cyfrowe
system wieloprocesorowy
układy SoC
FPGA
precyzyjny licznik czasu
digital systems
multiprocessor system
system-on-chip
precision time counter
Opis:
W artykule przedstawiono projekt oprogramowania systemu wieloprocesorowego, składającego się z dwóch procesorów programowych Nios II firmy Altera i precyzyjnego licznika czasu o rozdzielczości około 80 ps. Pierwszy procesor odpowiedzialny jest za komunikację systemu przez interfejs Ethernet z aplikacją uruchamianą na komputerze PC. Drugi procesor steruje licznikiem czasu oraz zajmuje się obliczeniami statystycznymi w czasie wykonywania próby pomiarowej. W artykule przedstawiono również opis projektu sprzętowego oraz problem komunikacji pomiędzy procesorami w systemie wieloprocesorowym.
This paper presents issues of designing and implementing soft ware for multiprocessor systems. Practical example consists of two soft core processors Nios II from Altera. Developed system is designed for control and data processing of precision timer counter with 80-ps resolution. The first processor runs as a server, providing communication and supervision of the system via the Internet. The second processor controls timer counter and performs statistical computation. Shared memory from FPGA resources is used to interchange data between processors.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2008, 57, 4; 309-326
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ocena wydajności procesorów wbudowanych w układy FPGA
Evaluation of performance of processors embedded in FPGAs systems
Autorzy:
Sondej, T.
Zagoździński, L.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/208418.pdf
Data publikacji:
2006
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
układy cyfrowe
procesor sprzętowy
procesor programowy
benchmark
system-on-chip
FPGA
digital systems
hard-processor
soft-processor
Opis:
W artykule przedstawiono ocenę wydajności sprzętowego (PowerPC) i programowego (MicroBlaze) procesora, wbudowanego w układ FPGA typu Virtex-4 firmy Xilinx. Uzyskane miary wydajności zestawiono z wynikami uzyskanymi dla procesorów autonomicznych typu ARM i DSP. Opisane szczegółowe porównanie procesorów wbudowanych w układ FPGA może pomóc projektantowi w wyborze sprzętowego lub programowego procesora dla różnych aplikacji oraz daje ogólną ich ocenę w porównaniu z procesorami autonomicznymi. Badania wydajności przeprowadzono na dwa sposoby: pierwszy dotyczył testów dla jednakowej częstotliwości pracy zegara (100 MHz) i różnych konfiguracji pamięci, natomiast drugi przeprowadzono dla częstotliwości maksymalnych.
This paper describes a simple, yet effective and convenient method for evaluation of the computing performance of hard- and soft-processor (PowerPC and Micro-Blaze, respectively) embedded in Virtex-4 FPGA from Xilinx. Experimental results have been compared with standalone ARM and DSP microprocessors. Detailed comparison of the performance of both processors is presented to help designers to choose between the hard- and soft-processor in different applications. This comparison has been performed in twofold way: the PowerPC and Micro-Blaze cores have been tested at the same clock frequency (100 MHz) for some available configurations of the memory subsystem, and maximum performance factors of both cores have been measured using maximum clock speed.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2006, 55, sp.; 27-42
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analogowo-cyfrowy rejestrator szybkich obiektów
Autorzy:
Madej, W.
Powiązania:
https://bibliotekanauki.pl/articles/118329.pdf
Data publikacji:
2014
Wydawca:
Politechnika Koszalińska. Wydawnictwo Uczelniane
Tematy:
układy analogowo-cyfrowe
filtracja analogowa
filtracja cyfrowa
układ dopasowujący
algorytm
analog-to-digital circuit
analog filtering
digital filtering
matching circuit
algorithm
Opis:
W pracy przedstawiono praktyczną realizację analogowo-cyfrowego systemu rejestracji szybkich obiektów. Przez szybkie obiekty rozumie się przeciwlotnicze pociski artyleryjskie o kalibrach powyżej 23 mm. System został zbudowany z wykorzystaniem stacji radiolokacyjnej ZRP-1 „WAZA” oraz sprzężonego z nią komputera klasy IBMPC wyposażonego w kartę wejść – wyjść analogowych. Przedstawiono część analogową systemu oraz algorytm obliczeń realizowanych w komputerze traktowany jako cyfrową obróbkę sygnałów. Na koniec omówiono wizualizację wyników rejestracji. System ten był już wielokrotnie wykorzystywany podczas badań nowych przeciwlotniczych zestawów artyleryjskich.
In this work practical realization of the analog to digital recording system of the fast object are presented. As a fast object the anti-aircraft artillery guns whit caliber 23 mm or greater are understanding. The system was build with use of the radar station ZRP-1 “WAZA” coupling with computer IBMPC appointed an analog inputoutput adapter. The analogue section and the algorithm of the computation realizing in the computer, treating as digital data processing, are presented. At last visualisation of the recording results are discuss. Presented system was repeatedly used during a new anti-aircraft artillery systems research.
Źródło:
Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej; 2014, 6; 15-23
1897-7421
Pojawia się w:
Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja czasów obliczeń heurystycznych algorytmów redukcji poboru mocy układów cyfrowych CMOS
Computational time verification of heuristic algorithms forlIow power design of CMOSs circuits
Autorzy:
Szcześniak, W.
Powiązania:
https://bibliotekanauki.pl/articles/268918.pdf
Data publikacji:
2008
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
redukcja poboru mocy
cyfrowe układy CMOS
heurystyczne algorytmy redukcji poboru mocy
low power design
digital CMOS circuits
heuristic low power design algorithms
Opis:
W pracy zaprezentowano przeprowadzoną komputerową weryfikację czasów obliczeń piętnastu nowoutworzonych algorytmów heurystycznych dla potrzeb redukcji poboru mocy cyfrowych układów CMOS. W zrealizowanych badaniach eksperymentalnych wykorzystano ogólnodostępne przykłady testowe ISCAS, zaczerpnięte z laboratorium CBL. Uzyskane wyniki pozwalają na akceptację nowoopracowanych algorytmów redukcji poboru mocy układów CMOS z punktu widzenia ich złożoności obliczeniowej.
This paper presents a computer verification of computational complexity of 15 newly elaborated heuristic algorithmsfor low power design of digital CMOS circuits. The verified algorithms were tested against a set of commonly available ISCAS benchmarks from CBL laboratory. The computational complexities of the tested heuristic algorithms were verified experimentally.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2008, 25; 151-154
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analysis and simulation modeling of programmable circuits using digital potentiometers
Autorzy:
Pandiev, I. M
Powiązania:
https://bibliotekanauki.pl/articles/398071.pdf
Data publikacji:
2014
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
mixed analogue digital integrated circuits
digital potentiometer
programmable circuits
frequency domain analysis
behavioral modelling
circuit simulation
analogowo-cyfrowe układy scalone
potencjometr cyfrowy
układy programowalne
analiza dziedziny częstotliwości
modelowanie behawioralne
symulacja obwodu
Opis:
In this paper an object of analysis and simulation modeling are the basic programmable circuits using CMOS digital potentiometers or Resistive Digital-to-Analog Converters (RDACs). Based on the analysis and principle of operation an improved SPICE-based behavioral model for RDAC potentiometers is created. The model accurately reflects resolution (wiper steps), nominal end-to-end resistance, wiper resistance, linear and nonlinear increment/decrement of the wiper, common-mode leakage current, operating bandwidth, analog crosstalk, temperature coefficients and noise effects. Model parameters are extracted for the dual RDAC potentiometer AD5235 from Analog Devices as an example. The workability of the proposed simulation model is verified by simulation modeling and experimental testing of sample electronic circuits.
Źródło:
International Journal of Microelectronics and Computer Science; 2014, 5, 4; 127-135
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wykorzystanie układów FPAA do budowy prototypowych przetworników analogowych-cyfrowych ΣΔ
Prototyping of ΣΔ analog digital converters using FPAA
Autorzy:
Wawryn, K.
Suszyński, R.
Powiązania:
https://bibliotekanauki.pl/articles/155689.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPAA
układy mieszane
przetworniki analogowo-cyfrowe
mixed circuits
digital-analog converters
Opis:
W artykule omówiono szybki i dający dobre rezultaty sposób weryfikacji projektowanych układów mieszanych, dedykowanych do wykonania w układach VLSI. Metoda wykorzystuje reprogramowalne układy analo-gowe FPAA, do konfiguracji i kolejnych rekonfiguracji prototypu budowanego systemu analogowo cyfrowego. Jako przykładową realizację zaprezentowano przetwornik analogowo-cyfrowy SD. Przedstawiono wybrane etapy projektu, modyfikacje prototypu oraz otrzymane pośrednie i końcowe wyniki pomiarów. Analogowe układy reprogramowalne mogą znaleźć zastosowanie dla szerokiej gamy układów dedykowanych do integracji w mieszanych układach scalonych VLSI.
A prototyping method for designing mixed signal systems has been presented in the paper. The method is based on implementation of field programmable analog arrays (FPAA) to configure and reconfigure mixed signal systems. A SD analog digital converter (ADC) structure has been used as an example. The circuit characteristics have been measured and then the structure of the converter has been reconfigured to satisfy input specifications.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 12-14
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Cyfrowa filtracja sygnałów z wykorzystaniem układów FPGA
Digital signal filtration using FPGA
Autorzy:
Skiwski, M.
Powiązania:
https://bibliotekanauki.pl/articles/156727.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy programowalne
FPGA
DSP48
filtry cyfrowe
programmable circuits
digital filters
Opis:
W artykule przedstawiono sposoby realizacji filtrów cyfrowych o skończonej odpowiedzi impulsowej z wykorzystaniem dedykowanych bloków w układzie FPGA. Proponowane rozwiązania dają nowe spojrzenie na tą gałąź systemów przetwarzania sygnałów ze względu na możliwość dokonywania filtracji sygnałów nawet w jednym cyklu zegara, co jest nieosiągalne dla systemów opartych na klasycznych procesorach DSP. Zaprezentowane zostało również kilka przykładów konstrukcji filtrów.
This article shows how to implement the finite impulse response digital filters using dedicated FPGA blocks. This is a new approach to the digital signal processing because single FPGA chips can perform the requested operations much faster than traditional single processor, making them in parallel. The consequence of that fact is the ability to implement the algorithm nearly direct way to the programmable structure, as shown in the Fig. 2 (structure) and Fig. 5 (hardware counterpart). Several filter designs are presented both with full parallel processing and semi-parallel processing. Despite of many advantages in the proposed solution there are also some disadvantages, for example lack of possibility to operate floating-point arithmetic and the difficulty to create high order filters.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 6, 6; 503-506
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Nowe stanowiska dydaktyczne do nauki sterowania cyfrowego z wykorzystaniem układów programowalnych
New stations for teaching digital controlling using programmable devices
Autorzy:
Noga, K.
Powiązania:
https://bibliotekanauki.pl/articles/266454.pdf
Data publikacji:
2011
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
sterowanie cyfrowe
układy programowalne
język VHDL
programmable logic devices
digital controlling
VHDL
Opis:
W artykule przedstawiono nowe stanowiska laboratoryjne, które są wykorzystywane w Katedrze Automatyki Okrętowej AM Gdynia do nauki sterowania cyfrowego z wykorzy-staniem układów programowalnych i języka VHDL. Przedstawiono stanowisko z platformą mobilną, modelem domu mieszkalnego, robotem kroczącym, modelem alarmowym skarbca oraz system wprowadzania danych z klawiatury matrycowej. Stanowiska te są obecnie z powodzeniem wykorzystywane w czasie zajęć z techniki cyfrowej do nauki programowania w edytorze graficznym lub tekstowym, w środowisku Quartus, Max Plus Baseline II lub Web Pack.
This paper presents examples of applications for several models controlled by programmable logic devices (PLDs). During digital logic laboratory sessions students create control systems for models and realize particular assignments with application of PLDs. The purpose of laboratory sessions is to familiarize students with programming in VHDL language and software environments designed for PLD.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2011, 30; 93-96
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Uniwersalne układy wejść - wyjść do zastosowania w pojazdach szynowych z wykorzystaniem mikrosystemu cyfrowego PSoC CY29466 firmy CYPRESS
Universal input-output systems for application in the rail vehicles with using the digital microsystem PsoC CY29466 of CYPRESS company
Autorzy:
Bocian, Stanisław
Iwanowski, Jarosław
Powiązania:
https://bibliotekanauki.pl/articles/34671002.pdf
Data publikacji:
2008
Wydawca:
Sieć Badawcza Łukasiewicz - Poznański Instytut Technologiczny
Tematy:
uniwersalne układy wejść-wyjść
mikrosystem cyfrowy PSoC CY29466
CYPRESS
sygnały cyfrowe
sygnały analogowe
układy sterujące
akwizycja danych
Opis:
W artykule opisano uniwersalne układy wejść - wyjść zrealizowane dla mikrosystemu cyfrowego (mikrokontrolera) PSoC CY29466 firmy CYPRESS. Układ ten umożliwia zamianę sygnałów analogowych z reluktancyjnych czujników na dane wejściowe do mikroprocesora. Przekształca sygnały analogowe na równoważne sygnały cyfrowe, umożliwia zbieranie sygnałów analogowych i cyfrowych, wejściowych i wyjściowych w celu ich dalszej obróbki do współpracy ze sterownikami przemysłowymi, komputerami i innymi układami sterującymi. Mikrokontroler może także realizować akwizycje danych z różnych układów wejściowych. Praca jest kontynuacją artykułu "Przyszłościowe współbieżne mikroprocesorowe inteligentne systemy mechatroniczne w sterowaniu i diagnostyce pojazdów szynowych ''przedstawione w czasopiśmie "Pojazdy Szynowe " 4/2007; 1/2008; 2/2008. Artykuł powstał w wyniku realizacji projektu badawczego KBN 4T12C 04929 pt. "Rozproszone współbieżne mikroprocesorowe inteligentne podsystemy mechatroniczne w sterowaniu i diagnostyce pojazdów szynowych ".
The universal input-output systems realized for the digital microsystem (microcontroller) PsoC CY29466 of CYPRESS company are described in this article. This system enables to turn the analog signals from the reluctance sensors in the input data for the microprocessor. It converts the analog signals into the equivalent digital signals, it enables to collect the analog and digital, input and output signals in order to their farther working for cooperation with the industrial controllers, the computers and the other control systems. The microcontroller can also realize the travelling of the data from the different input systems. This work is continuation of the article "Future synchronous microprocessor intelligent mechatronic systems in controlling and diagnostic of the rail vehicles" presented in the Journal "Rail Vehicles" 4/2007; 1/2008; 2/2008. This article was madę as a results of realization of the research project of the KBN 4T 12C 04929 under the title: "The scattered synchronous microprocessor intelligent mechatronic subsystems in controlling and diagnostic of the rail vehicles".
Źródło:
Rail Vehicles/Pojazdy Szynowe; 2008, 3; 32-38
0138-0370
2719-9630
Pojawia się w:
Rail Vehicles/Pojazdy Szynowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Cyfrowe sterowanie z zastosowaniem układów programowalnych
Digital controlling using programmable devices
Autorzy:
Noga, K. M.
Powiązania:
https://bibliotekanauki.pl/articles/268760.pdf
Data publikacji:
2014
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
układy programowalne
cyfrowe sterowanie
język programowania sprzętu VHDL
programmable logic devices
digital controlling
VHDL
Opis:
W artykule zostaną przedstawione nowe stanowiska laboratoryjne, które zostały wykonane w Katedrze Automatyki Okrętowej AM Gdynia. Są one wykorzystywane do nauki cyfrowego sterowania z wykorzystaniem układów programowalnych i języka VHDL. Zostanie przedstawiony model windy 3-biegowej, wciągarki, sygnalizacji świetlnej na skrzyżowaniu ulicznym oraz systemu kontroli dostępu z czytnikiem kart zbliżeniowych RFID.
This paper presents new laboratory models which were build in Department of Ship Automation at Gdynia Maritime University, like the model of 3-running lift, hoisting winch, light signaling on street and the system of the control of access with the reader of cards RFID. There models controlled by programmable logic devices prepared with hardware description languages VHDL.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2014, 40; 73-76
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modele sterowane cyfrowo
Models digitally controlled
Autorzy:
Noga, K. M.
Powiązania:
https://bibliotekanauki.pl/articles/269043.pdf
Data publikacji:
2015
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
cyfrowe sterowanie
układy programowalne
mikroprocesory
język programowania sprzętu VHDL
digitally controlled
microprocessor
programmable logic devices
language VHDL
Opis:
W artykule zostaną przedstawione fizyczne modele przygotowane i oprogramowane, w ramach prac dyplomowych, w Katedrze Automatyki Okrętowej Akademii Morskiej w Gdyni, umożliwiające studentom poznanie zasad projektowania, testowania i implementacji algorytmów cyfrowego sterowania.
This paper presents examples of application for several models of physical objects controlled by systems based on microprocessors or programmable logic devices (PLD), this is the device to following the sun, the three-wheeled robot (line follower) and the robot under-water ROV (Remotely Operated Vehicle). During laboratory sessions students create control systems and realize particular assignments with application of PLDs or microprocessors.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2015, 46; 81-84
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Procesor kodu do realizacji procedur kalibracyjnych w interpolacyjnym liczniku czasu
A code processor for realization of calibration procedures in an interpolating time counter
Autorzy:
Jachna, Z.
Szplet, R.
Kwiatkowski, P.
Różyc, K.
Powiązania:
https://bibliotekanauki.pl/articles/151466.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy programowalne
przetworniki czasowo-cyfrowe
interpolacyjny licznik czasu
programmable device
time-to-digital converters
interpolating
time counter
Opis:
W artykule opisano projekt procesora kodu (PK) stanowiącego fragment dwukanałowego precyzyjnego licznika czasu z niezależnymi interpolatorami dwustopniowymi. Projekt został zrealizowany w układzie programowalnym XC6SLX75 (Xilinx). Zadaniem układów PK jest wykonywanie kalibracji linii kodujących, w wyniku której następuje aktualizowanie charakterystyk przetwarzania i w efekcie zwiększenie precyzji pomiarowej licznika. Dzięki sprzętowej implementacji algorytmów kalibracyjnych uzyskuje się skrócenie czasu wykonywania kalibracji, zmniejszenie liczby danych przesyłanych do komputera oraz zmniejszenie złożoności oprogramowania sterującego.
In the paper there is presented a design of a code processor (PK) as a part of a 2-channel precise time counter with independent 2-stage interpolators. The project was implemented in Spartan-6 (Xilinx) FPGA device. The main task of the PK is calibration of coding lines, resulting in updating transfer characteristics and, as an effect, higher measurement precision of the counter. Thanks to the hardware implementation of calibration algorithms there are achieved: the shorter execution time of calibration procedures, the lower amount of data transferred into the computer and less complex control software. The first simple realization of the PK has been implemented using Spartan-3 device (Xilinx) [8]. This paper presents a new, improved realization of the PK whose characteristic is more suited for the newest counters and those to be invented in the future. The use of VHDL language for description of the PK makes it more susceptible to be adapted. This paper consists of description of the counter with advanced architecture of interpolators [7] , where 10 independent time coding lines where implemented in each measurement channel. The operating principle of the PK is described based on the following scheme: precise description of code density test realization, the way of forming the transfer characteristic and the results calculations.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 438-440
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 19

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies