Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "time loop" wg kryterium: Temat


Wyświetlanie 1-21 z 21
Tytuł:
Мебијусова трака: временска петља у роману Дејана Алексића Ципела на крају света
The möbius strip: the time loop in Dejan Aleksićs novel A shoe at the end of the world
Autorzy:
Tropin, Tijana
Powiązania:
https://bibliotekanauki.pl/articles/1385358.pdf
Data publikacji:
2020
Wydawca:
Uniwersytet Zielonogórski. Wydział Humanistyczny
Tematy:
Dejan Aleksić
children’s literature
time in literature
time loop
metafictionality
Дејан Алексић
књижевност за децу
време у књижевности
временска петља
метафикционалност
Opis:
This article investigates the time loop motif in Dejan Aleksić’s novel, A Shoe at the End of the World. Following a brief overview of the most important uses of the time motif in children’s literature, and positioning this paper within Nikolajeva’s (i.e. Eliade’s) dichotomy of linear and cyclical time, we analyse the time loop motif in Aleksić’s short children’s novel. Unlike e.g. science fiction authors, Aleksić does not use the time loop as a plot point but rather as an important factor creating a sense of wonder in his text. He also uses it as a narrative starting point for a string of comical paradoxes that posit a simultaneity of past and future events, which sets the overall tone of the novel. The time loop also establishes effectively the displacement of Aleksić’s imaginary world, removing it from the linear time sequence, characteristic for adults, and yet setting it apart from the idyllic eternity of childhood, envisioned by older authors. Simultaneously, the time loop serves as a link to the metafictional characteristics of other Aleksić’s texts.
Źródło:
International Journal of Slavic Studies Transgressive, Pragmatic and Speculative Horizons of Popular Literature and Culture; 2020, 1, 2
2658-154X
Pojawia się w:
International Journal of Slavic Studies Transgressive, Pragmatic and Speculative Horizons of Popular Literature and Culture
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modele szacowania czasów wykonywania się pętli programowych z wykorzystaniem programowania równoległego na CPU oraz z wykorzystaniem obliczeń na GPU przy użyciu OpenCl
Models for estimating the time of program loop execution in parallel on a CPU and with the use of OpenCL computation on a GPU
Autorzy:
Nozdrzykowski, Ł.
Nozdrzykowska, M.
Powiązania:
https://bibliotekanauki.pl/articles/315191.pdf
Data publikacji:
2018
Wydawca:
Instytut Naukowo-Wydawniczy "SPATIUM"
Tematy:
pętle programowe
szacowanie czasu wykonania pętli
programowanie CPU
programowanie GPGPU
programming loop
estimating time of loop
programming CPU
programming GPGPU
Opis:
W artykule autorzy przedstawiają modele szacowania czasów wykonywania się pętli programowych zgodnych z modelem FAN nieposiadającym zależności lub posiadającym zależności, ale tylko w ciele pętli, które wykonywane mogą być przez centralne jednostki obliczeniowe CPU jak i multiprocesory strumieniowe zwane rdzeniami kart graficznych GPU. Zaprezentowane w niniejszym artykule modele szacowania czasów wykonywania tych pętli pozwolą na określanie tego, czy obliczenia w zastanym środowisku obliczeniowym warto wykonywać z użyciem posiadanego procesora CPU czy korzystniejsze będzie wykorzystanie do obliczeń posiadanej, często nowoczesnej, karty graficznej z wydajną jednostką GPU i bardzo szybką pamięcią stosowaną we współczesnych kartach graficznych. Wraz z zaprezentowanymi modelami przedstawiono także testy potwierdzające poprawność opracowanych modeli szacowania czasu. Celem powstania tych modeli jest dostarczenie metod przyspieszania działania aplikacji realizujących różne zadania, w tym zadania transportowe, takie jak przyspieszone przeszukiwanie rozwiązań, przeszukiwanie ścieżek w grafach, czy przyspieszanie algorytmów przetwarzania obrazów w systemach wizyjnych pojazdów autonomicznych i semiautonomicznych, przy czym modele te pozwalają na zbudowanie systemu automatycznego rozdzielania zadań pomiędzy CPU i GPU przy zmienności zasobów obliczeniowych.
The authors present models for estimating the time of execution of program loops compliant with the FAN model with no data dependencies or with data dependencies only within the body programming loop, which can be executed either by CPUs or by stream multiprocessors referred to as GPU cores. The models presented will make it possible to determine whether it would be more efficient to execute computation in the existing environment using the CPU (Central Processing Unit) or a state-of-the-art graphics card with a high-performance GPU (Graphics Processing Unit) and super-fast memory, often implemented in modern graphics cards. Validity checks confirming the developed time estimation model for GPU are presented. The purpose of these models is to provide methods for accelerating the performance of applications performing various tasks, including transport tasks, such as accelerated solution searching, searching paths in graphs, or accelerating image processing algorithms in vision systems of autonomous and semiautonomous vehicles, where these models allow to build an automatic task distribution system between the CPU and the GPU with the variability of computing resources.
Źródło:
Autobusy : technika, eksploatacja, systemy transportowe; 2018, 19, 12; 802-807
1509-5878
2450-7725
Pojawia się w:
Autobusy : technika, eksploatacja, systemy transportowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
LQG/LTR control of input-delayed discrete-time systems
Autorzy:
Horla, D.
Krolikowski, A.
Powiązania:
https://bibliotekanauki.pl/articles/200895.pdf
Data publikacji:
2019
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
LQG control
loop transfer recovery
time-delay
Opis:
A simple robust cheap LQG control is considered for discrete-time systems with constant input delay. It is well known that the full loop transfer recovery (LTR) effect measured by error function ∆(z) can only be obtained for minimum-phase (MPH) systems without time-de-lay. Explicit analytical expressions for ∆(z) versus delay d are derived for both MPH and NMPH (nonminimum-phase) systems. Obviously, introducing delay deteriorates the LTR effect. In this context the ARMAX system as a simple example of noise-correlated system is examined. The robustness of LQG/LTR control is analyzed and compared with state prediction control whose robust stability is formulated via LMI. Also, the robustness with respect to uncertain time-delay is considered including the control systems which are unstable in open-loop. An analysis of LQG/LTR problem for noise-correlated systems, particularly for ARMAX system, is included and the case of proper systems is analyzed. Computer simulations of second-order systems with constant time-delay are given to illustrate the performance and recovery error for considered systems and controllers.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2019, 67, 6; 1049-1058
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Loop optimization in managed code environments with expressions evaluated only once
Autorzy:
Piorkowski, A.
Zupnik, M.
Powiązania:
https://bibliotekanauki.pl/articles/1955308.pdf
Data publikacji:
2010
Wydawca:
Politechnika Gdańska
Tematy:
loop optimization
component platforms
compile-time optimization
compilers
Opis:
This paper is concerned with optimizing code execution in virtual machine environments. Code motion is one of the many optimization techniques. We considered a special case of optimization – a loop containing expressions that can be effectively evaluated once. A solution for this case is discussed and two algorithms are proposed. Experimental results for Java VM, MS .NET and Mono are shown here in order to assess the performance of the proposed algorithms.
Źródło:
TASK Quarterly. Scientific Bulletin of Academic Computer Centre in Gdansk; 2010, 14, 4; 397-404
1428-6394
Pojawia się w:
TASK Quarterly. Scientific Bulletin of Academic Computer Centre in Gdansk
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Testing power system protections utilizing hardware-in-the-loop simulations on real-time Linux
Autorzy:
Krakowski, M.
Nogal, Ł.
Powiązania:
https://bibliotekanauki.pl/articles/201732.pdf
Data publikacji:
2020
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
hardware-in-the-loop simulation
testing
real time systems
power systems protection
Opis:
The complexity of power system phenomena challenges power system protection testing to obtain the required adequacy of the testing environment. Hardware-in-the-loop simulation in real-time substantially increases testing capabilities. However, there is still the question of the availability of commercial solutions. To address the challenges, a new hardware-in-the loop system has been designed and implemented utilizing the easily available Matlab/Simulink environment and Linux RT Preempt OS. The custom software part prepared for the presented system is based on the Matlab/Simulink s-function mechanism, Embedded Coder toolbox and Advantech biodaq library as the interface for the utilized I/O cards. The simulator’s real-time performance limits on Linux RT Preempt have been verified, and it was shown that its performance is sufficient to conduct successful tests of protection relays. Consequently, a simple power system protection relay testing example is provided, including a discussion of results. Finally, it has been proven that the presented system can be utilized as a simpler and more accessible hardware-in-the-loop testing alternative to commercial simulators.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2020, 68, 5; 1099-1105
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
An approach to form affine time partitioning for statement instances of arbitrarily nested loops
Wyznaczenie harmonogramu instancji instrukcji dla pętli dowolnie zagnieżdżonych
Autorzy:
Bielecki, W.
Siedlecki, K.
Wernikowski, S.
Powiązania:
https://bibliotekanauki.pl/articles/158284.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
zrównoleglenie pętli
harmonogram swobodny
afiniczne odwzorowanie czasowe
loop parallelization
free schedule
affine time partitioning
Opis:
A novel approach to form affine time partitioning for statement instances of arbitrary nested loops is presented. It is based on extracting free-scheduling which next is used to form a system of equations to produce legal time partitioning. The approach requires an exact dependence analysis. To carry out experiments, the dependence analysis by Pugh and Wonnacott was chosen. Examples illustrating the approach and the results of experiments are presented.
Przedstawiona została nowa metoda do tworzenia afinicznych odwzorowań czasowych instancji instrukcji dla pętli dowolnie zagnieżdżonych. Metoda bazuje na ekstrakcji harmonogramu swobodnego, wykorzystywanego do tworzenia legalnego odwzorowania czasowego. Metoda wymaga dokładnej analizy zależności. Do przeprowadzenia eksperymentów, wybrana została analiza zależności zaproponowana przez Pugh'a and Wonnacott'a. W analizie tej zależności reprezentowane są przez relacje zależności, natomiast przestrzeń iteracji przez zbiory. Do tworzenie zbiorów i relacji zależności wykorzystywana jest arytmetyka Presburgera. Zostały przedstawione przykłady ilustrujące działanie metody dla pętli idealnie zagnieżdżonej, jak i dla pętli nieidealnie zagnieżdżonej. Eksperymenty przeprowadzone zostały na procesorach graficznych firmy nVidia z wykorzystaniem technologii CUDA w trybie zgodności z wersją 1.1. Wyniki zostały przedstawione w formie tabelarycznej. Zostały przedstawione prace pokrewne oraz kierunek dalszych badań.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1186-1189
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Application of Hardware-In-the-Loop for virtual power plant
Zastosowanie technologii Hardware-In-the-Loop w projekcie wirtualnej elektrowni
Autorzy:
Barszcz, T.
Mańka, M.
Powiązania:
https://bibliotekanauki.pl/articles/329054.pdf
Data publikacji:
2008
Wydawca:
Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
Tematy:
symulacja
hardware-in-the-loop
elektrownia
symulacja czasu rzeczywistego
simulation
power plant
real-time simulation
Opis:
The following paper presents application of the Hardware In the Loop to the Virtual Power Plant laboratory(VPP), for real time modeling of power generation unit elements. The Virtual Power Plant consists of a group of computers, which model a real power plant unit with the performance close to the real time. Application of HIL enables the laboratory to generate output signals which can be used for testing of monitoring systems or by using exciters for testing of vibration sensors i.e.: accelerometers. The paper presents implementation process of chosen module of VPP on dedicated system for real-time simulation based on DS 1103 board. Next an experimental results are discussed.
W pracy przedstawione zostało zastosowanie technologii Hardware-In-the-Loop (HIL) projekcie Wirtualnej Elektrowni (VPP) do modelowania działania elementów elektrowni w czasie rzeczywistym. Wirtualna Elektrownia składa się z grupy komputerów które modelują działanie rzeczywistej elektrowni z wydajnością bliską czasowi rzeczywistemu. Zastosowanie technologii HIL pozwoli na generowanie w laboratorium sygnałów wyjściowych z VPP które mogą zostać wykorzystane np.: do testowania układów monitorowania bądź też, po zastosowaniu wzbudników, do testowania czujników drgań np.: akcelerometrów. Artykuł przedstawia proces implementacji wybranego modułu VPP na dedykowany układ do przeprowadzania symulacji z rygorem czasu rzeczywistego oparty na karcie DS 1103. Następnie omówione zostały uzyskane wyniki badań eksperymentalnych.
Źródło:
Diagnostyka; 2008, 4(48); 17-20
1641-6414
2449-5220
Pojawia się w:
Diagnostyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System kontrolno-pomiarowo-symulacyjny czasu rzeczywistego do badań metod aktywnej redukcji drgań
Real time control, measurement and simulation system for active vibration control studies
Autorzy:
Galewski, M.
Powiązania:
https://bibliotekanauki.pl/articles/972157.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
programowanie LabView
systemy czasu rzeczywistego
symulacje Hardware-in-the-Loop
redukcja drgań
LabView programming
real time system
Hardware-in-the-Loop simulations
vibration reduction
Opis:
W artykule przedstawiono koncepcję, a następnie wybrane, kluczowe szczegóły budowy systemu kontrolno-pomiarowo-symulacyjnego czasu rzeczywistego. System ten znajduje zastosowanie w badaniach metod aktywnej redukcji drgań. Zamieszczono przykłady rezultatów badań obrazujące możliwości zastosowania systemu. Dzięki systemowi uzyskano również możliwość szybszego prototypowania algorytmów sterowania oraz obniżono koszty badań.
One of the important problems that may be encountered during milling operations are tool-workpiece relative vibrations [1]. There are many methods of their reduction, particularly including active ones [1-10]. In the paper, an idea of a real time control, measurement and simulation system utilised for studies on active vibration control is presented and its selected key elements are described. The system is based on the PXI platform and is programmed in LabView RT environment (Figs. 1, 2).The organisation of the main control loops in control programs is described in detail (Fig. 3). In order to generate a force acting on the plate, one or two pizeoactutators are used (Fig. 4). They allow not only actively reducing but also exciting vibrations, which are used in Hardware-in-the-Loop (HIL) simulations. In this approach some parts of the controlled system (i.e. cutting process) are simulated, while the others are real (i.e. machined plate). This reduces the time of control law prototyping and testing significantly. It also reduces research costs as there is less need for performing experiments on a real milling centre. The presented system allows measuring vibrations, calculating a control signal for actuators and performing HIL simulations with the same hardware and software. The presented examples of the results obtained thanks to the system (Figs. 5-7) show its versatility and effectiveness. This confirms that the initial idea and chosen programming solutions are correct.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 10, 10; 840-843
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Real-time human in the loop MBS simulation in the Fraunhofer robot-based driving simulator
Symulacja w czasie rzeczywistym układu wieloczłonowego z człowiekiem w pętli w opartym na robocie symulatorze kierowania pojazdem opracowanym w Instytucie Fraunhofera
Autorzy:
Kleer, M
Gizatullin, A
Dreßler, K.
Müller, S.
Powiązania:
https://bibliotekanauki.pl/articles/139514.pdf
Data publikacji:
2014
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
driving simulator
human in the loop
real-time MBS simulation
symulator jazdy
MBS
czas rzeczywisty
Opis:
The paper encompasses the overview of hardware architecture and the systems characteristics of the Fraunhofer driving simulator. First, the requirements of the real-time model and the real-time calculation hardware are defined and discussed in detail. Aspects like transport delay and the parallel computation of complex real-time models are presented. In addition, the interfacing of the models with the simulator system is shown. Two simulator driving tests, including a fully interactive rough terrain driving with a wheeled excavator and a test drive with a passenger car, are set to demonstrate system characteristics. Furthermore, the simulator characteristics of practical significance, such as simulator response time delay, simulator acceleration signal bandwidth obtained from artificial excitation and from the simulator driving test, will be presented and discussed.
Artykuł zawiera przeglĄd architektury sprzętowej i charakterystyk systemowych symulatora kierowania pojazdem opracowanego w Instytucie Fraunhofera. Na wstępie zdefiniowano i przedyskutowano szczegółowo wymagania dla modelu czasu rzeczywistego i obliczeń w czasie rzeczywistym. Zaprezentowano takie aspekty systemu, jak opóźnienie transportu i obliczenia równoległe złoŻonych modeli czasu rzeczywistego. Pokazano ponadto działanie interfejsu pomiędzy modelem i systemem symulatora. W celu zademonstrowania charakterystyk systemu wykonano dwa testy symulatora: w pełni interaktywny test kierowania koparkĄ kołowĄ w nierównym terenie, oraz test kierowania samochodem pasaŻerskim. Co więcej, charakterystyki symulatora majĄce znaczenie praktyczne, takie jak opóźnienie czasowe odpowiedzi symulatora, pasmo sygnału przyspieszenia symulatora wyznaczone przy sztucznym pobudzeniu i z testu kierowania pojazdem zostały zaprezentowane i przedyskutowane.
Źródło:
Archive of Mechanical Engineering; 2014, LXI, 2; 270-285
0004-0738
Pojawia się w:
Archive of Mechanical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Dynamic consistency under private information
Autorzy:
Correa, R.
Powiązania:
https://bibliotekanauki.pl/articles/205556.pdf
Data publikacji:
1999
Wydawca:
Polska Akademia Nauk. Instytut Badań Systemowych PAN
Tematy:
teoria gier
topologia
dynamic consistency
imperfect information
loop model
Nash game
Stackelberg game
time consistemcy
Opis:
Time inconsistency is often demonstrated in the context of the global Sta.ckelberg solution of a two-person, two-stage dynamic game. The loop model of dynamic games is used. The recommended solution to the problem is for both players to adopt open-loop strategies. VVe recast the problem in an imperfect informa-tion framework. In contrast to the standard result, (i) a consistency in the outcomes of the lash game and the associated Stackelberg game is shown and (ii) it is proved that under feedback information patterns, both players prefer to play the Stackelberg game rather than the associated Nash game.
Źródło:
Control and Cybernetics; 1999, 28, 2; 225-232
0324-8569
Pojawia się w:
Control and Cybernetics
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Control of delay plants via continuous-time GPC principle
Autorzy:
Kowalczuk, Z.
Suchomski, P.
Powiązania:
https://bibliotekanauki.pl/articles/206549.pdf
Data publikacji:
1999
Wydawca:
Polska Akademia Nauk. Instytut Badań Systemowych PAN
Tematy:
stabilność
sterowanie
continuous-time systems
control design problem
delay
predictive control
system design
closed loop stability
Opis:
The continuous-time generalised predictive control (CGPC) is considered in the context of control of continuous-time systems having a transportation delay. It is shown that the basic CGPC design strategy can be given in a form which facilitates a clear discussion of relevant design consequences concerning stability issues. The main results that follow incorporate several solutions to the delay-plant control design problem and a verification of the proposed algorithms in terms of the closed-loop stability.
Źródło:
Control and Cybernetics; 1999, 28, 2; 291-314
0324-8569
Pojawia się w:
Control and Cybernetics
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Control system for trials on material ship model
Autorzy:
Pomirski, J.
Rak, A.
Gierusz, W.
Powiązania:
https://bibliotekanauki.pl/articles/259075.pdf
Data publikacji:
2012
Wydawca:
Politechnika Gdańska. Wydział Inżynierii Mechanicznej i Okrętownictwa
Tematy:
ship controll Matlab
xPC Target
fast prototyping
hardware-in-the-loop
real-time control
computer simulation
Opis:
The paper presents software environement for fast prototyping and verification of motion control systems for ship. The environement is prepared for isomorphic reduced ship model which is used for training and in research in a area of ship motion control. The control system is build using Matlab-Simulink-xPC package which simplifies and accellerates design and verification of new control algorithms. The systems was prepared also for Hardwarein- the-loop trials when a designed control system is tested inside a virtual environment instead of real actuators, disturbances, communication and measurement devices.
Źródło:
Polish Maritime Research; 2012, S 1; 25-30
1233-2585
Pojawia się w:
Polish Maritime Research
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Stability analysis for discrete-time fractional-order LTI state-space systems. Part II: New stability criterion for FD-based systems
Autorzy:
Stanisławski, R.
Latawiec, K. J.
Powiązania:
https://bibliotekanauki.pl/articles/200325.pdf
Data publikacji:
2013
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
Grünwald-Letnikov fractional difference
discrete-time fractional order system
stability criterion
non-minimum phase system
closed loop stability
Opis:
This paper presents a series of new results on the asymptotic stability of discrete-time fractional difference (FD) state space systems and their finite-memory approximations called finite FD (FFD) and normalized FFD (NFFD) systems. In Part I of the paper, new necessary and sufficient stability conditions have been given in a unified form for FD, FFD and NFFD-based systems. Part II offers a new, simple, ultimate stability criterion for FD-based systems. This gives rise to the introduction of new definitions of the so-called f-poles and f-zeros for FD-based systems, which are used in the closed-loop stability analysis for FD-based systems and, approximately, for FFD/NFFD-based ones.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2013, 61, 2; 363-370
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A Gauge Model for Gravity and considerations on the Asymmetry of Time and the SU (2) Mass Gap
Autorzy:
Kabe, Koustubh
Powiązania:
https://bibliotekanauki.pl/articles/1178329.pdf
Data publikacji:
2017
Wydawca:
Przedsiębiorstwo Wydawnictw Naukowych Darwin / Scientific Publishing House DARWIN
Tematy:
Gauge theory
general relativity
gravity
loop quantum gravity
mass gap
quantum field theory
quantum gravity
string theory
super gravity (SUGRA)
super symmetry (SUSY)
time
time asymmetry
Opis:
A new formulation of the Hamiltonian formalism of general relativity is developed based on the adiabatic variation of the Hamiltonian constraint. This new formulation consists of complex valued anti-Hermitian 1- called the Berry gauge potentials. These are then used to develop the complex Berry-Einstein-Yang-Mills curvature 2- . The Berry-Yang-Mills field equations are then developed and interpreted in a novel manner to incorporate quantum temporal strings in the non-perturbative formalism. This is however just highlighted in this paper and will be pursued in another paper. Since, the holonomy phase construed is that of Lorentz rotation we perceive a new quantum structure of the space-time namely that of causality. The future light cones are soldered internally to the tensor fields naturally so that the Berry-Ehresmann connection defines a quantum gauge field of causality. This field evokes the causal structure attributed to space-time as gauge degrees of freedom of quantum space ― a fluid of future light cones. This symmetry being of the gauge field type has three generators i.e., three gauge bosons― all heavy and therefore attracted by gravity. Thus causality is a local gauge degree of freedom of gravity. Once the theory is developed, the problem of the mass gap is considered for our gauge field. It seems that the problem is solved in this paper.
Źródło:
World Scientific News; 2017, 81, 2; 198-220
2392-2192
Pojawia się w:
World Scientific News
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Badania hydrodynamiki w kolumnie air-lift z zewnetrzna cyrkulacja płynu
The study of airlift reactor hydrodynamics
Autorzy:
Szoplik, J.
Stelmasińska, P.
Powiązania:
https://bibliotekanauki.pl/articles/2073122.pdf
Data publikacji:
2015
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
kolumna air-lift
cyrkulacja zewnętrzna
czas mieszania
udział gazu zatrzymanego w cieczy
external-loop airlift reactor
mixing time
gas hold-up
Opis:
Analizowano udział gazu zatrzymanego w cieczy w strefie wznoszenia i opadania, prędkość cieczy w strefie wznoszenia i opadania oraz czas mieszania w kolumnie air-lift z zewnętrzną cyrkulacją płynu. Badano układy woda-powietrze oraz roztwór gliceryny-powietrze dla różnych objętościowych strumieni powietrza. Wykazano, że w zakresie przeprowadzonych pomiarów typ układu ciecz-gaz miał wpływ na prędkość cieczy w strefie wznoszenia i opadania oraz czas mieszania, a nie wpływał istotnie na wielkość udziału gazu zatrzymanego w cieczy.
The gas hold-up and liquid velocity in a riser and downcomer as well as mixing time in the external-loop airlift reactor were analyzed. Two systems: air – water and air – glycerol in water solution for various volumetric gas flow rates were investigated. It was proved that in the range of performed measurements a type of gas – liquid phase affects the liquid velocity in a riser and downcomer and mixing time but does not significantly affects gas hold-up.
Źródło:
Inżynieria i Aparatura Chemiczna; 2015, 6; 360--361
0368-0827
Pojawia się w:
Inżynieria i Aparatura Chemiczna
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Rapid design exploration of low pass highly efficient single loop single bit sigma delta (ΣΔ) modulators
Autorzy:
Krishna, S. Vamsee
Reddy, P. Sudhakara
Reddy, S. Chandra Mohan
Powiązania:
https://bibliotekanauki.pl/articles/38699542.pdf
Data publikacji:
2023
Wydawca:
Instytut Podstawowych Problemów Techniki PAN
Tematy:
sigma delta modulator
single loop
time domain
virtual instrument
biomedical application
modulator sigma delta
pojedyncza pętla
dziedzina czasu
instrument wirtualny
zastosowanie biomedyczne
Opis:
A rapid design and verification of sigma delta modulators are presented at the systemlevel with high accuracy and computational efficiency. Sigma delta analog to digital converters showcased an excellent choice for low bandwidth applications from near DC tohigh bandwidth standard 5G applications. The conceptualization of the graphical userinterface (GUI) in the efficient selection of integrator weights has been proposed, whichsolves various tradeoffs between various abstraction levels. The sigma delta modulator of the 5th order is designed and simulated using the proposed design methodology of calculating integrator weights for targeted specifications. The efficiency of design explorationand optimum selection of integrator coefficients has been investigated on single loop architectures. Power and performance of the selected modulator has been verified in the timedomain behavioral simulation. The discrete time circuit technique has been adopted fordesign of distributed feedback, feed forward architectures and comparison of performancemetrics done between selected architectures. A huge design space is computed for the bestdesign parameters that offers ultra-low power and high performance. The proposed virtual instruments supported the methodology for designing delta sigma modulators at thesystem level achieving SNDR of 122 dB over a bandwidth of 5 kHz at a clock frequencyof 1 MHz.
Źródło:
Computer Assisted Methods in Engineering and Science; 2023, 30, 1; 27-39
2299-3649
Pojawia się w:
Computer Assisted Methods in Engineering and Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modeling and reliability analysis of three phase z-source AC-AC converter
Autorzy:
Prasad, H.
Maity, T.
Powiązania:
https://bibliotekanauki.pl/articles/140661.pdf
Data publikacji:
2017
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
real-time digital simulation (RTDS)
field programming gate array (FPGA)
hardware-in-the-loop (HIL)
z-source ac-ac converter
PID controller
Opis:
This paper presents the small signal modeling using the state space averaging technique and reliability analysis of a three-phase z-source ac-ac converter. By controlling the shoot-through duty ratio, it can operate in buck-boost mode and maintain desired output voltage during voltage sag and surge condition. It has faster dynamic response and higher efficiency as compared to the traditional voltage regulator. Small signal analysis derives different control transfer functions and this leads to design a suitable controller for a closed loop system during supply voltage variation. The closed loop system of the converter with a PID controller eliminates the transients in output voltage and provides steady state regulated output. The proposed model designed in the RT-LAB and executed in a field programming gate array (FPGA)-based real-time digital simulator at a fixedtime step of 10 μs and a constant switching frequency of 10 kHz. The simulator was developed using very high speed integrated circuit hardware description language (VHDL), making it versatile and moveable. Hardware-in-the-loop (HIL) simulation results are presented to justify the MATLAB simulation results during supply voltage variation of the three phase z-source ac-ac converter. The reliability analysis has been applied to the converter to find out the failure rate of its different components.
Źródło:
Archives of Electrical Engineering; 2017, 66, 4; 731-743
1427-4221
2300-2506
Pojawia się w:
Archives of Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The real-time simulator using MATLAB/Simulink software for closed-loop coordination protection devices testing
Autorzy:
Smolarczyk, Adam
Łapczyński, Sebastian
Szulborski, Michał
Kolimas, Łukasz
Kozarek, Łukasz
Powiązania:
https://bibliotekanauki.pl/articles/2086829.pdf
Data publikacji:
2021
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
real-time simulator
distance protections
protection relays testing
closed-loop testing
MATLAB/Simulink
symulator czasu rzeczywistego
zabezpieczenia odległościowe
testowanie przekaźników zabezpieczeniowych
testowanie w pętli zamkniętej
Opis:
This paper aims to discuss the behavior of the proprietary real-time simulator (RTS) during testing the coordination of distance relay protections in power engineering. During the construction process of the simulator, the mapping of various dynamic phenomena occurring in the modeled part of the power system was considered. The main advantage to the solution is a lower cost of construction while maintaining high values of essential parameters, based on the generally available software environment (MATLAB/Simulink). The obtained results are discussed in detail. This paper is important from the point of view of the cost-effectiveness of design procedures, especially in power systems exploitation and when avoiding faults that result from the selection of protection relay devices, electrical devices, system operations, and optimization of operating conditions. The manuscript thoroughly discusses the hardware configuration and sample results, so that the presented real-time simulator can be reproduced by another researcher.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2021, 69, 4; e137413, 1--10
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Symulacja w czasie rzeczywistym dwóch falowników w konfiguracji master-follower wykorzystujących szybką synchronizację momentu i prędkości silnika
Hardware-in-the-loop simulation test setup of two industrial inverters in master-follower configuration using ultra-fast motor torque and speed synchronization
Autorzy:
Jurczak, Wojciech
Watoła, Artur
Fievet, Jerome
Powiązania:
https://bibliotekanauki.pl/articles/2056422.pdf
Data publikacji:
2021
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
Tematy:
maszyny elektryczne
falowniki przemysłowe
symulacja komputerowa w czasie rzeczywistym
szybkie prototypowanie
HiL
Matlab/Simulink
electrical machines
industrial inverters
computer simulations
real time simulation
rapid prototyping
hardware-in-the-loop
Opis:
W artykule autorzy zaprezentowali nowatorskie podejście do testowania układu sterowania i kontroli współbieżnych lub synchronicznych układów napędowych wykorzystujących dwa przemienniki częstotliwości pracujące w konfiguracji master-follower. Układy kontroli przemienników częstotliwości zostały połączone za pomocą ultraszybkiego prototypowego układu komunikacji wykorzystującego złącze światłowodowe. Zaprezentowany testowy układ wykorzystywał „rzeczywiste”, pełnosprawne układy sterowania wybranych przemienników częstotliwości wraz z dwoma prototypowymi świadłowodowymi modułami komunikacji oraz komputerowego symulatora czasu rzeczywistego firmy OPAL-RT Technologies model OP5700. Komputerowy symulator czasu rzeczywistego OP5700 został wykorzystany do zasymulowania dwóch „wirtualnych” zestawów zawierających obwód mocy przemiennika częstotliwości oraz indukcyjnego silnika prądu przemiennego, każdy. Dodatkowo, w modelu komputerowym zaimplemenotwano uproszczony model sprzęgu mechaniczego pomiędzy wirnikami silników indukcyjnych, który w zależności od aplikacji mógł być łatwo modyfikowany. Całość pozwoliła skrócić znacząco czas potrzebny na weryfikację poprawności zaimplementowej metody sterowania i kontroli testowanego układu oraz na eliminowanie budowy kosztownych układów testowych, które w przypadku urządzeń dużych mocy, mogą być znaczne. W artykule zobrazowano konstrukcję całego układu testowego, omówiono przyjętą metodę połączenia części rzeczywistej z wirtualną oraz przedstawiono przykładowe aplikacje zestawu napędowego, na których bazowały modele komputerowe zaimplementowane w symulatorze czasu rzeczywistego OP5700. Na koniec przedstawiono i omówiono wybrane wyniki uzyskane podczas wykonanych symulacji komputerowych.
Authors in the paper are presenting an innovative approach to testing control circuits of concurrent or synchronous drive systems using two industrial drives working in a master-follower configuration. Drive control circuits were connected through an ultra-fast prototype fiber communication card. In the presented test setup, two “real” fully operational drive control units were used. It included two prototype communication cards and a real time hardware-in-the-loop simulator from OPAL-RT technologies model OP5700. The real time simulator OP5700 was used to simulate two “virtual” drive systems, each containing one drive power circuit and an induction machine. Additionally, the motor mechanical shaft coupling was implemented in the simulated computer model. It could be easily modified depending on simulated application. Proposed test system allowed shortening significantly time required to verify correctness of implemented control method and eliminate the need to build laboratory test systems which can be significant for high power devices. In the paper, the whole construction of the tested setup was described together with interconnection between “real” and “virtual” part of. Moreover, it included the presentation of possible industrial applications on which computer models implemented in OP5700 real time simulator were based. At the end of this paper, selected results from simulation were presented and discussed.
Źródło:
Maszyny Elektryczne: zeszyty problemowe; 2021, 1, 125; 61--70
0239-3646
2084-5618
Pojawia się w:
Maszyny Elektryczne: zeszyty problemowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
ON-TIME: A Closed-Loop Real-Time Traffic Control Framework in a Realistic Railway Environment
ON-TIME: Struktura kierowania ruchem kolejowym w czasie rzeczywistym oparta na układzie zamkniętym w rzeczywistym środowisku
Autorzy:
Quaglietta, E.
Corman, F.
Goverde, R. M. P.
Powiązania:
https://bibliotekanauki.pl/articles/952276.pdf
Data publikacji:
2015
Wydawca:
Instytut Kolejnictwa
Tematy:
real-time rescheduling
closed-loop model predictive control
stability analysis
quality of dispatching plans
zmiana rozkładu w czasie rzeczywistym
sterowane predykcyjne zamkniętego układu
analiza stabilności
jakość systemu kierowania ruchem
Opis:
A wide literature is available on models and tools for the optimal real-time management of railway traffic, but the knowledge of their effects on real operations is still blurry and very limited due to the scarce implementation of these systems in practice. This paper analyses how these tools perform when interfaced in a closed-loop setup with a realistic traffic environment. A framework is developed that couples the rescheduling tool ROMA with the microscopic simulation model EGTRAIN. Railway traffic is managed for different perturbed scenarios using a rolling horizon scheme where optimal plans are periodically computed based on current traffic information and implemented in the simulation model. The closed-loop setup is investigated for different combinations of its parameters relatively to quality and stability of rescheduling plans. A comparison is performed against a typical open-loop approach that implements only the plan computed on the basis of expected train entrance delays. Both the closed-loop and the open-loop approaches are evaluated against the case in which no rescheduling is considered and trains keep on following the original timetable. Results obtained for the Dutch corridor Utrecht-Den Bosch show that the closed-loop always outperforms the open-loop in terms.
Istnieje wiele dostępnej literatury na temat modeli i narzędzi do optymalnego kierowania ruchem kolejowym w czasie rzeczywistym, ale wiedza na temat ich wpływu na funkcjonowanie jest wciąż nieprecyzyjna i bardzo ograniczona na skutek słabego ich wdrożenia w praktyce. W niniejszej pracy dokonano analizy zachowań opisanych narzędzi przy zastosowaniu ustawień obiegu zamkniętego w realnym środowisku. Opracowano strukturę łączącą narzędzie do zmiany rozkładu jazdy ROMA z mikroskopowym modelem symulacji EGTRAIN. Możliwe jest zarządzanie ruchem kolejowym w sytuacjach różnych zakłóceń ruchu przy użyciu przesuwnego horyzontu, gdzie optymalne plany są wyliczane na podstawie bieżących informacji o ruchu i ładowane do modelu symulacji. Ustawienia obiegu zamkniętego są badane w różnych kombinacjach parametrów w odniesieniu do jakości i stabilności zmienionych rozkładów. Porównanie jest dokonywane względem typowego podejścia z obiegiem otwartym, które wdraża tylko jeden plan, wyliczony na podstawie przewidywanych opóźnień pociągów. Obydwa podejścia są oceniane w porównaniu do przypadku, w którym pociągi poruszają się zgodnie z oryginalnym rozkładem. Rezultaty uzyskane w holenderskim korytarzu Utrecht – Den Bosch wykazały, że zamknięty obieg zawsze sprawdza się lepiej niż obieg otwarty.
Źródło:
Problemy Kolejnictwa; 2015, 168; 39-45
0552-2145
2544-9451
Pojawia się w:
Problemy Kolejnictwa
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Hybrid Linearized Class-BD Double Sided (LBDD) Digital Pulse Width Modulator (DPWM) for Class-BD audio amplifiers
Autorzy:
Kuta, S.
Kołodziejski, W.
Jasielski, J.
Powiązania:
https://bibliotekanauki.pl/articles/93116.pdf
Data publikacji:
2017
Wydawca:
Państwowa Wyższa Szkoła Zawodowa w Tarnowie
Tematy:
class-D digital audio amplifier
Digital Pulse Width Modulator (DPWM)
Linearized Pulse Width Modulation (LPWM)
Linearized Class-AD Double sided (LADD)
Linearized Class-BD Double sided (LBDD)
Programmable Tapped Delay Line (PTDL)
Analog Delay Locked Loop (ADLL)
Digital to Time Converter (DTC)
cyfrowy wzmacniacz audio klasy D
modulator szerokości impulsu cyfrowego (DPWM)
zlinearyzowana klasa AD dwustronna (LADD)
programowalna opóźniona linia opóźnienia (PTDL)
pętla z opóźnieniem analogowym (ADLL)
konwerter cyfrowo-czasowy (DTC)
Opis:
The paper presents an original architecture and implementation of 9-bit LBDD hybrid DPWM circuit for Class-BD digital audio amplifier. The input PCM signals are directly transformed into 24-bit LBDD DPWM signals and then are requanized to the 9-bit digital outputs using noise-shaping process to support high fidelity with practical values of time resolution, and finally are converted by the DTCs into the two physical trains of 1-bit PWM signals. The architecture of the proposed Class-BD hybrid DPWM circuit is composed of two Class-AD ones. The hybrid quantizer converts 6 MSB bits using counter method, based on the STM32F407xx microcontroller, while the remaining 3 LSB bits - using a method based on the Programmable Tapped Delay Line (PTDL). All necessary time waveforms are generated on the base of the internal microcontroller oscillator 168 MHz. The proposed 9-bit Class-DB DPWM circuit allows to attain SNR of 110 dB and THD about 0,2% within the audio baseband, at switching frequency of 328.1 kHz, clock frequency of 42 MHz and modulation index M = 0.95. Basic verification of algorithm and circuit operation as well as simulation and preliminary experimental results have been performed.
Źródło:
Science, Technology and Innovation; 2017, 1, 1; 1-10
2544-9125
Pojawia się w:
Science, Technology and Innovation
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-21 z 21

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies