Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "time counter" wg kryterium: Temat


Tytuł:
Wielokanałowy modułowy licznik czasu z użyciem układów programowalnych
A modular multi-channel time counter using programmable devices
Autorzy:
Różyc, K.
Szplet, R.
Kwiatkowski, P.
Sawicki, M.
Jachna, Z.
Powiązania:
https://bibliotekanauki.pl/articles/158352.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy programowalne
przetworniki czasowo-cyfrowe
licznik czasu
interpolacja dwustopniowa
time counter
programmable device
time-to-digital converter
two-stage interpolation
Opis:
Przedstawiono budowę, zasadę działania i wyniki badań wielokanałowego modułowego licznika czasu. Umożliwia on równoczesny pomiar relacji czasowych pomiędzy impulsami wejściowymi (START), pochodzącymi z maksymalnie sześciu niezależnych źródeł zegarowych, a wspólnym dla wszystkich kanałów impulsem odniesienia (STOP). Moduły pomiarowe licznika wykonano z użyciem układów programowalnych FPGA Spartan-3 (Xilinx). Licznik charakteryzuje się zakresem pomiarowym do 1 s oraz precyzją pomiarów nie gorszą niż 250 ps.
We present the design, operation and test results of a modular multichannel time counter built with the use of programmable devices. Its resolution is below 50 ps and the measurement range reaches 1 sec. The design of the counter is shown in Fig. 1. It consists of six independent measurement modules. Each measurement module contains a 2-channel time interval counter (Fig. 2) implemented in a general-purpose reprogrammable device Spartan-3 (Xilinx). To obtain both high precision and wide measurement range, the counting of periods of a reference clock is combined with a two-stage interpolation within a single period of the clock signal [6]. The interpolation involves a four-phase clock in the first interpolation stage [8] and a time delay coding line in the second interpolation stage. The reference clock module contains an integrated digital synthesizer [7], that provides the reference clock signal of 250 MHz for measurement modules, and is driven by an external clock source of 5 MHz or 10 MHz. The standard measurement uncertainty of the time counter was tested (Figs. 3 and 4) carefully and it did not exceed 250 ps in the full measurement range. As the acid test of the time counter, the differences between signals of 1 PPS from the tested clock sources and the reference 1 PPS signal were also verified (Figs. 5 and 6). The modular design makes the multi-channel time counter easy to modify to meet requirements of various applications.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 432-434
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System dwuprocesorowy do sterowania licznikiem czasu w układzie SoC
Dual processor system for precision time counter based on system-on-chip device
Autorzy:
Gołaszewski, M.
Sondej, T.
Powiązania:
https://bibliotekanauki.pl/articles/156190.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
system wieloprocesorowy
FPGA
precyzyjny licznik czasu
multiprocessor system
precision time counter
Opis:
W artykule przedstawiono problematykę projektowania systemów wieloprocesorowych jako zintegrowanych systemów cyfrowych (SoC - ang. System-on-Chip). Opisano zaprojektowany system, składający się z dwóch procesorów programowych Nios II firmy Altera i precyzyjnego licznika czasu o rozdzielczości około 80 ps. Pierwszy procesor odpowiedzialny jest za komunikację systemu przez interfejs Ethernet z aplikacją uruchamianą na komputerze PC. Drugi procesor steruje licznikiem czasu oraz zajmuje się obliczeniami statystycznymi w czasie wykonywania próby pomiarowej. Wymiana danych pomiędzy procesorami realizowana jest za pomocą pamięci współdzielonej.
This paper presents issues of designing and implementing FPGA-based multiprocessor systems. Practical example consists of two softcore processors Nios II from Altera. Developed system is designed for control and data processing of precision timer counter with 80 ps resolution. The first processor runs as server, providing communication and supervision of the system via Internet. The second processor controls timer counter and performs statistical computation. Shared memory from FPGA resources is used to interchange data between processors.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 469-471
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synchronizacja sygnałów w interpolacyjnych licznikach czasu
Signals synchronization in interpolating time counters
Autorzy:
Szplet, R.
Powiązania:
https://bibliotekanauki.pl/articles/209566.pdf
Data publikacji:
2008
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
metrologia czasu
interpolacyjny licznik czasu
układy synchronizacji
efekt metastabilności
time metrology
interpolating time counter
synchronizing circuit
metastability effect
Opis:
W artykule opisano wyniki analizy synchronizacji sygnałów, realizowanej w precyzyjnych licznikach czasu. W szczególności analiza dotyczy licznika czasu z interpolacją dwustopniową, czterofazowym zegarem o częstotliwości 250 MHz w pierwszym stopniu interpolacji, zrealizowanego w układzie programowalnym FPGA. Analizie poddano trzy układy synchronizacji stosowane w pierwszym stopniu interpolacji dwustopniowych konwerterów czasowo-cyfrowych oraz pięć synchronizatorów licznika okresów. Jako główne kryteria oceny układów użyto maksymalną częstotliwość działania, średni czas między błędami oraz łatwość wykonania w układzie programowalnym.
This paper presents the results of an analysis of synchronization issues in precise time counters. Particularly the analysis concerns a time counter with two-stage interpolation, four-phase clock of 250-MHz frequency in the first interpolation stage, implemented in an FPGA device. Three synchronizing circuits used in the first interpolation stage of two-stage time-to-digital converters and five synchronizers of enabling signal for period counter are analyzed. For the evaluation of the circuits quality following criteria were applied: the maximum frequency of operation, the mean time between failure and easiness of implementation in a programmable device.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2008, 57, 4; 287-308
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Spectrality and Historical Interpretation. In Search of a Category of Counter-Time
Autorzy:
Bugajewski, Maciej
Powiązania:
https://bibliotekanauki.pl/articles/20311949.pdf
Data publikacji:
2021
Wydawca:
Polska Akademia Nauk. Czasopisma i Monografie PAN
Tematy:
historiography
theory of history
spectrality
evil
counter‑time
Opis:
In this article, I will sketch a particular way of thinking about existence in time, the consequence of which would be practicing historiography as a response to the voices of the dead coming from the past. This theoretical conception of history tries to understand history not so much as an unfolding process of succession over time but as some community of the living and the dead. If the voices of the dead, defined in terms of spectrality, are to be active somehow in the present, they cannot be prematurely suppressed by gestures of closing the past understood as blocking the transmission of these voices to the future. After analyzing the problem of false closures in history, I am trying to understand spectrality that would combine both past and present activity. The article aims to propose tasks for a historiography that would consist in regaining in con-temporary culture the ability to hear the voice, the gaze, and the expectations coming from the past, present in various forms which can be grasped by an encompassing notion of spectrality. Reflection on spectrality brings us closer to the meaning of the concept of counter‑time.
Źródło:
Historyka studia metodologiczne; 2021, 51, Spec. iss.; 7-16
0073-277X
Pojawia się w:
Historyka studia metodologiczne
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Scalony licznik czasu z użyciem stempli czasowych
An integrated time counter based on time stamps
Autorzy:
Szplet, R.
Perko, K.
Powiązania:
https://bibliotekanauki.pl/articles/155597.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
licznik czasu
metoda stempli czasowych
układy programowalne
time counter
time stamps method
programmable devices
Opis:
W artykule opisane są projekt oraz wyniki badań czterokanałowego licznika czasu zrealizowanego w układzie programowalnym Spartan-6 firmy Xilinx. W liczniku zastosowana została metoda stempli czasowych, w której w wyniku pomiaru uzyskuje się informację o chwilach czasowych pojawienia się impulsów wejściowych na wspólnej skali czasu. Zastosowanie zegara o częstotliwości 500 MHz umożliwiło uzyskanie względnie wysokiej rozdzielczości (2 ns) i precyzji pomiarowej licznika (poniżej 1 ns).
This paper describes the design and test results of a four-channel time interval counter implemented in a programmable device Spartan-6 (Xilinx). The time stamps method has been applied (Fig. 1). In this method the measurement result delivers no information about the absolute value of the time interval between two input pulses, but carries information about the time moments of appearance of these pulses on a common time scale. This method, contrary to the conventional "start-stop" method, does not require resetting the time counter after each measurement. It eliminates the dead time and enables continuous measurements if a fast enough digital integrated circuit is used. Moreover, a multichannel time counter can be built without necessity to reproduce all blocks of a single-channel counter. It results in savings of the programmable logic resources. The main dis advantage of this method appears in difficulties of implementation. The most important seems to be a synchronization problem (Fig. 4), especially due to use of a high frequency clock signal (500 MHz). The use of such a clock makes it possible to obtain a relatively high resolution (2 ns without interpolation) and precision (less than 1 ns) of the counter. Flexibility of the method allows increasing the resolution and accuracy by using interpolation measurement channels.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 839-841
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Scalony konwerter czas-liczba z użyciem metody licznikowej i zegara wielofazowego
Integrated time-to-digital converter with the use of the counter method and a multiphase clock
Autorzy:
Szplet, R.
Gołaszewski, M.
Powiązania:
https://bibliotekanauki.pl/articles/156312.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
precyzyjna metrologia czasu
konwerter czas-liczba
metoda licznikowa
zegar wielofazowy
układy FPGA
precise time metrology
time-to-digital converter
counter method
multiphase clock
FPGA devices
Opis:
W artykule przedstawione są projekt i wyniki badań konwertera czas-liczba o rozdzielczości 78 ps i niepewności pomiarowej poniżej 100 ps. Pomiar czasu realizowany jest z użyciem 32 liczników zliczających okresy szesnastofazowego zegara o częstotliwości 400 MHz. Ponieważ aktywne są obydwa zbocza zegara jest on równoważny pojedynczemu sygnałowi zegarowemu o częstotliwości 12.8 GHz, co umożliwia osiągnięcie średniej rozdzielczości ok. 78 ps przy interpolacji jednostopniowej. Budowa opisanego konwertera czasliczba pozwala na łatwe rozszerzanie zakresu pomiarowego, wynoszącego 164 žs, poprzez zwiększanie pojemności użytych liczników dwójkowych. Sterowanie procesem pomiarowym oraz wyznaczanie i przetwarzanie wyników pomiarów odbywa się z użyciem dwóch procesorów programowych NIOS II zintegrowanych z konwerterem w układzie programowalnym Stratix II firmy Altera.
This paper describes design and test results of the time-to-digital converter with 78 ps resolution and accuracy below 100 ps. The time interval measurement is performed with the use of 32 binary counters counting periods of 16-phase clock of the 400 MHz frequency. Since both edges of the clock are active it is an equivalent of a single clock signal of 12.8 GHz frequency, which provides a mean resolution of about 78 ps in a single interpolation stage. The structure of the converter allows to extend its measurement range (164 žs) easily by increasing the capacity of used binary counters. The measurement as well as calculation and processing of obtained results are controlled by two soft-core processors NIOS II implemented together with the converter in a single programmable device from family Stratix II (Altera).
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 591-593
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Procesor kodu do realizacji procedur kalibracyjnych w interpolacyjnym liczniku czasu
A code processor for realization of calibration procedures in an interpolating time counter
Autorzy:
Jachna, Z.
Szplet, R.
Kwiatkowski, P.
Różyc, K.
Powiązania:
https://bibliotekanauki.pl/articles/151466.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy programowalne
przetworniki czasowo-cyfrowe
interpolacyjny licznik czasu
programmable device
time-to-digital converters
interpolating
time counter
Opis:
W artykule opisano projekt procesora kodu (PK) stanowiącego fragment dwukanałowego precyzyjnego licznika czasu z niezależnymi interpolatorami dwustopniowymi. Projekt został zrealizowany w układzie programowalnym XC6SLX75 (Xilinx). Zadaniem układów PK jest wykonywanie kalibracji linii kodujących, w wyniku której następuje aktualizowanie charakterystyk przetwarzania i w efekcie zwiększenie precyzji pomiarowej licznika. Dzięki sprzętowej implementacji algorytmów kalibracyjnych uzyskuje się skrócenie czasu wykonywania kalibracji, zmniejszenie liczby danych przesyłanych do komputera oraz zmniejszenie złożoności oprogramowania sterującego.
In the paper there is presented a design of a code processor (PK) as a part of a 2-channel precise time counter with independent 2-stage interpolators. The project was implemented in Spartan-6 (Xilinx) FPGA device. The main task of the PK is calibration of coding lines, resulting in updating transfer characteristics and, as an effect, higher measurement precision of the counter. Thanks to the hardware implementation of calibration algorithms there are achieved: the shorter execution time of calibration procedures, the lower amount of data transferred into the computer and less complex control software. The first simple realization of the PK has been implemented using Spartan-3 device (Xilinx) [8]. This paper presents a new, improved realization of the PK whose characteristic is more suited for the newest counters and those to be invented in the future. The use of VHDL language for description of the PK makes it more susceptible to be adapted. This paper consists of description of the counter with advanced architecture of interpolators [7] , where 10 independent time coding lines where implemented in each measurement channel. The operating principle of the PK is described based on the following scheme: precise description of code density test realization, the way of forming the transfer characteristic and the results calculations.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 438-440
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Pneumatic sequential control systems
Pneumatyczne układy sterowania sekwencyjnego
Autorzy:
Luft, M.
Krzysztoszek, K.
Podsiadły, D.
Pietruszczak, D.
Cioć, R.
Powiązania:
https://bibliotekanauki.pl/articles/312151.pdf
Data publikacji:
2013
Wydawca:
Instytut Naukowo-Wydawniczy "SPATIUM"
Tematy:
układy pneumatyczne
sterowanie pneumatyczne
program FluidSim-P
siłowniki
licznik zdarzeń
przekaźnik czasowy
zawór drogowy
zawór ciśnieniowy
pneumatic control system
FluidSim-P program
counter of occurrences
time relay
distance valve
pressure valve
FluidSim
Opis:
The paper presents laboratory workstations TP 101 and TP 102 by FESTO which are used for the investigations and assembly of pneumatic components and systems. The paper shows the architecture and work of several pneumatic components, such as: the counter of occurrences, time relay, distance valve and pressure valve. Pneumatic control sequential systems together with cyclograms of cylinder's work were designed with the use of the FluidSim-P program.
Artykuł jest prezentacją stanowiska laboratoryjnego TP 101 oraz TP 102 firmy FESTO do badania i montażu elementów i układów pneumatyki. Przedstawiono budowę i działanie kilku elementów pneumatycznych: licznika zdarzeń, przekaźnika czasowego, zaworu drogowego oraz zaworu ciśnieniowego. Wykorzystując program FluidSim-P zaprojektowano sekwencyjne układy sterowania pneumatycznego wraz z cyklogramami pracy siłowników.
Źródło:
Autobusy : technika, eksploatacja, systemy transportowe; 2013, 14, 3; 713-722
1509-5878
2450-7725
Pojawia się w:
Autobusy : technika, eksploatacja, systemy transportowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Liczniki czasu w sygnalizacji drogowej - za i przeciw ich stosowaniu
Time meters for traffic signals - application pros and cons
Autorzy:
Krukowicz, T.
Powiązania:
https://bibliotekanauki.pl/articles/250692.pdf
Data publikacji:
2013
Wydawca:
Instytut Naukowo-Wydawniczy TTS
Tematy:
sygnalizacja świetlna
licznik czasu
sygnalizator odliczający
traffic light
time counter
time meter
traffic light counter
Opis:
Artykuł porusza problem stosowania liczników czasu upływającego do zmiany sygnału w drogowej sygnalizacji świetlnej. Opisano stosowane urządzenia, ich działanie oraz korzyści i problemy związane z ich stosowaniem. Scharakteryzowano możliwość stosowania liczników w aktualnym stanie prawnym.
The paper discusses the issue of application of meters of time that goes on till signal change at traffic lights. The devices used are described with respect to their operation, benefits and problems following their application. The possibility for time meters use under legally binding regulations is analyzed.
Źródło:
TTS Technika Transportu Szynowego; 2013, 10; 1337-1343, CD
1232-3829
2543-5728
Pojawia się w:
TTS Technika Transportu Szynowego
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Estimation of quantization steps of time interpolator in view of temperature changes
Autorzy:
Sondej, D.
Szplet, R.
Powiązania:
https://bibliotekanauki.pl/articles/114194.pdf
Data publikacji:
2017
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
time-digital conversion
two-stage interpolation
multi-edge coding in independent coding lines
time counter
time digitizer
Opis:
This paper presents a method of limiting the effect of ambient temperature drift on the measurement uncertainty of a time counter (TC). A change in ambient temperature causes a change in the TC transfer function, i.e. the widths of quantization steps to be exact. Recalibration is a procedure that is then required, but it disturbs the measurement process. However, with the knowledge of the current ambient temperature and having the set of transfer functions identified at different temperatures, it is possible to determine and use the most adequate transfer function and virtually eliminate the temperature impact. For this purpose, three interpolation methods were studied: the nearest neighbor method, linear and polynomial interpolations. A newly evaluated transfer functions were tested in interpolating TC to select the best interpolation method.
Źródło:
Measurement Automation Monitoring; 2017, 63, 5; 192-194
2450-2855
Pojawia się w:
Measurement Automation Monitoring
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Employing FPGA DSP blocks for time-to-digital conversion
Autorzy:
Kwiatkowski, Paweł
Powiązania:
https://bibliotekanauki.pl/articles/221505.pdf
Data publikacji:
2019
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
time-to-digital converter
time coding line
time interval counter
digital signal processing
field-programmable gate array
Opis:
The paper presents a novel implementation of a time-to-digital converter (TDC) in field-programmable gate array (FPGA) devices. The design employs FPGA digital signal processing (DSP) blocks and gives more than two-fold improvement in mean resolution in comparison with the common conversion method (carry chain-based time coding line). Two TDCs are presented and tested depending on DSP configuration. The converters were implemented in a Kintex-7 FPGA device manufactured by Xilinx in 28 nm CMOS process. The tests performed show possibilities to obtain mean resolution of 4.2 ps but measurement precision is limited to at most 15 ps mainly due to high conversion nonlinearities. The presented solution saves FPGA programmable logic blocks and has an advantage of a wider operation range when compared with a carry chain-based time coding line.
Źródło:
Metrology and Measurement Systems; 2019, 26, 4; 631-643
0860-8229
Pojawia się w:
Metrology and Measurement Systems
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Błąd kwantyzacji w interpolacyjnym liczniku czasu
Quantization error of interpolation time counter
Autorzy:
Szymanowski, R.
Powiązania:
https://bibliotekanauki.pl/articles/208546.pdf
Data publikacji:
2006
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
metrologia odcinków czasu
interpolacyjny licznik czasu
błąd kwantyzacji
time period measurement
interpolation time counter
quantization error
Opis:
Jeżeli zdarzenia losowe określające mierzony odcinek czasu T są nieskorelowane, to standardowa niepewność pomiaru jest równa q /√6 . Natomiast dla skorelowanych zdarzeń losowych (T = const) można dla każdego przedziału kwantowania w interpolatorze START określić przedział kwantowania w interpolatorze STOP. Przedstawiona w artykule analiza dotyczy błędu kwantyzacji w interpolacyjnym liczniku czasu dla tego rodzaju pomiarów.
If the input signals determining the period of the measured time interval T are not related then, the measurement uncertainty is equal to q /√6, where q is the interpolator resolution. For the correlated input signals (T = const) it is possible to determine the hit measurement channel of STOP interpolator for each channel of START interpolator. The presented analysis shows the influence of quantization error on the measurement uncertainty of time counter when input signals are correlated.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2006, 55, sp.; 59-66
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Badanie nieliniowości w precyzyjnym pomiarze przedziału czasu dla wybranych typów częstościomierzy-czasomierzy
Verification of nonlinearities in time interval measurement with a chosen type of time inteval counters
Autorzy:
Urban, A.
Czubla, A.
Osmyk, R.
Szterk, P.
Krehlik, P.
Śliwczyński, Ł.
Powiązania:
https://bibliotekanauki.pl/articles/952793.pdf
Data publikacji:
2014
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
pomiar przedziału czasu
częstościomierz-czasomierz
nieliniowość
niepewność pomiaru
time interval measurement
time interval counter
nonlinearity
measurement uncertainty
Opis:
Celem niniejszego artykułu jest zaprezentowanie metody i wyników badań nad nieliniowością częstościomierzyczasomierzy w pomiarach precyzyjnych przedziałów czasu, prowadzonych w GUM przy współpracy z AGH. Dokonano porównań wyników pomiarów dla częstościomierzy-czasomierzy SR620 i HP 53132A zarówno stałych i zmiennych przedziałów czasu. Potwierdzono przydatność dwukanałowego generatora/dzielnika typu Dual Channel 1/100 PPS Generator oraz komparatora częstotliwości typu A7-MX.
In this paper we present the method and the last results of verification of nonlinearities in time interval measurements with the usage of Time Interval Counters (TIC), performed at Central Office of Measures (GUM) with cooperation of AGH University of Science and Technology. We consider the non-ideal operation of TIC manifested by fluctuations of differences between the current indication of TIC and the real value of the measured time interval. We observed instabilities of indications of TIC, even if the measured time interval is keeping constant. For verification of TIC operation at continuously changed time intervals, it was set up a special measurement system that performs simultaneous measurements of the phasetime changes between two standard frequency signals (with the usage of A7-MX standard frequency comparator) and time intervals between two pulse signals (with the usage of TIC under test). Due to applying a special, developed by AGH, dual channel 1/100 pps generator, the measured 1 pps (1 pulse per second) and 10 MHz signals are standardized and the phasetime between 1 pps and 10 MHz signals are kept in pairs constant. Differences between the indications of TIC and the proper measurement results for frequency allow to verify internal nonlinearities of TIC in time interval measurements. Here, we show and shortly discuss the results obtained for SR620 and 53132A universal counters. The obtained range of fluctuations of indications of SR6200 with relation to the measured time interval approaches about 190 ps, and for 53132A – about 450 ps, whereas the observed short-term noise of measurement for SR620 is about 10 ps, and for 53132A – about 100 ps typically. It was confirmed the complex and random influence of many factors on operation of TIC. Our investigation will be continued with the usage of 100 pps (100 pulses per second) signals and with automatic switching of the measured pulse signals in pairs.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2014, 38; 81-84
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
An autonomous microcontroller system for controlling a multi-channel time counter
Autorzy:
Sondej, D.
Sawicki, M.
Szplet, R.
Powiązania:
https://bibliotekanauki.pl/articles/114671.pdf
Data publikacji:
2015
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
microcontroller
time counter
autonomous system
time-to-digital converter
Opis:
The paper presents the design of a microprocessor system intended for control, data processing and communication in a multi-channel time counter. The time counter is a relatively complex autonomous instrument designed for measurements of time with picosecond precision and frequency within a range of 3.5 GHz. The device employs a high-speed, single-chip microcontroller with event-driven programming without the mediation of an operating system. The autonomous operation of the measurement system with real-time controlling and data processing was achieved. The paper focuses on the hardware design and the software development model which enables collision-free and concurrent work of many components. The device uses advanced mechanisms available in STM32 series microcontrollers, allowing the efficient support for USB and Ethernet interfaces. The microprocessor system works at a relatively low frequency, which minimizes emission of interference and allows measuring time intervals with a high precision.
Źródło:
Measurement Automation Monitoring; 2015, 61, 7; 305-307
2450-2855
Pojawia się w:
Measurement Automation Monitoring
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytmy i metody dwuprocesorowego sterowania precyzyjnym licznikiem czasu
Algorithms and methods for dual processor control system with precision time counter
Autorzy:
Sondej, T.
Gołaszewski, M.
Powiązania:
https://bibliotekanauki.pl/articles/209588.pdf
Data publikacji:
2008
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
układy cyfrowe
system wieloprocesorowy
układy SoC
FPGA
precyzyjny licznik czasu
digital systems
multiprocessor system
system-on-chip
precision time counter
Opis:
W artykule przedstawiono projekt oprogramowania systemu wieloprocesorowego, składającego się z dwóch procesorów programowych Nios II firmy Altera i precyzyjnego licznika czasu o rozdzielczości około 80 ps. Pierwszy procesor odpowiedzialny jest za komunikację systemu przez interfejs Ethernet z aplikacją uruchamianą na komputerze PC. Drugi procesor steruje licznikiem czasu oraz zajmuje się obliczeniami statystycznymi w czasie wykonywania próby pomiarowej. W artykule przedstawiono również opis projektu sprzętowego oraz problem komunikacji pomiędzy procesorami w systemie wieloprocesorowym.
This paper presents issues of designing and implementing soft ware for multiprocessor systems. Practical example consists of two soft core processors Nios II from Altera. Developed system is designed for control and data processing of precision timer counter with 80-ps resolution. The first processor runs as a server, providing communication and supervision of the system via the Internet. The second processor controls timer counter and performs statistical computation. Shared memory from FPGA resources is used to interchange data between processors.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2008, 57, 4; 309-326
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies