Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "quantum circuits" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-7 z 7
    Tytuł:
    Projektowanie odwracalnych układów w architekturze LNN
    Designing reversible circuits in the LNN architecture
    Autorzy:
    Szyprowski, M.
    Kerntopf, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/154341.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układy odwracalne
    układy kwantowe
    architektura LNN
    reversible circuits
    quantum circuits
    LLN architecture
    Opis:
    Najnowszy kierunek w projektowaniu kwantowych układów odwracalnych uwzględnia fakt, że interakcje odbywają się tylko na sąsiadujących liniach. Ostatnio zaproponowano wiele algorytmów projektowania takich układów oraz zajmowano się ich optymalizacją. W pracy przedstawiony jest przegląd tych rozwiązań oraz perspektywy rozwoju tej ważnej dziedziny.
    Computation is called reversible if it is realized by circuits implementing bijective mappings. It is an emerging research area which has applications in many new areas of computer science, e.g. quantum computing, nanotechnologies, optical computing, digital signal processing, communications, bioinformatics, cryptography as well as low power computation. Quantum computation, which by nature is reversible, constitutes an especially attractive field of research due to a promise of an enormous speed-up of computing processes in the future. However, it has appeared that in some quantum technologies there are intrinsic limitations, namely, physically realizable operations would be only interactions between neighbor lines (also called qubits). As reversible circuits form a subset of quantum circuits there is a need to convert general reversible circuits into the so-called Linear Nearest Neighbor (LNN) architecture. In this architecture any gate operates between adjacent qubits only. Thus, recently there has been a new research objective to develop efficient methods for designing reversible circuits in the LNN architecture. This paper gives an overview of the present advances in this field.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 781-783
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Efektywnie symulowalne układy quditowe
    Effectively simulable qudit circuits
    Autorzy:
    Gielerak, R.
    Ratajczak, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/152606.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    obwody kwantowe
    qudity
    algorytm CHP
    quantum circuits
    qudits
    CHP algorithm
    Opis:
    Przedstawiono wyniki symulacji losowych obliczeń kwantowych zrealizowanych za pomocą obwodów unitarnych klasy CHP dla obwodów quditowych. Potwierdzone teoretyczne oszacowania dotyczące złożoności obliczeniowej symulacji tego typu układów kwantowych. Symulacje przeprowadzono poprzez implementacje w języku C algorytmu Aaronsona-Gottesmana .
    Simulations of random quantum calculations schemes realized within the class of CHP circuits are being performed and the results of them are being presented. In particular the theoretical estimations of computational complexity of the systems analyzed are being confirmed. The C language version of the Aaronson-Gottesman algorithm has been used for the analyzed simulation process.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 51-53
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Metody konstrukcji optymalnych układów odwracalnych
    Techniques for constructing optimal reversible circuits
    Autorzy:
    Szyprowski, M.
    Kerntopf, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/156489.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układy odwracalne
    synteza logiczna
    układy kwantowe
    reversible circuits
    logic synthesis
    quantum circuits
    Opis:
    Dopiero w 2010 roku, po całej dekadzie badań, opracowano pierwszą metodę syntezy optymalnych układów odwracalnych dla dowolnych funkcji czterech zmiennych. Układy te budowane były ze standardowej biblioteki bramek odwracalnych NCT, mających wyłącznie tzw. pozytywne sterowanie. W pracy opisujemy wyniki naszych rozszerzeń tej metody na przypadek minimalizowania kosztu kwantowego dla układów o zadanej liczbie bramek, a także na układy budowane z bramek NCT o mieszanym sterowaniu (tzn. zarówno o pozytywnym, jak i negatywnym).
    computation (i.e. bijective mapping). This emerging research area has applications in many new areas of computer science, e.g. quantum computing, nanotechnologies, optical computing, digital signal processing, communications, bioinformatics, cryptography as well as in low power computation. Recent advances consist in reducing numbers of gates, garbage bits or quantum cost. Synthesis of optimal reversible circuits is a very hard problem even for small input/output circuits. In 2010 a method for construction of 4-input/output optimal circuits was developed for circuits constructed using reversible gates from NCT library [5]. In the paper we present a summary of the results of our extensions to this method. We have developed an approach for minimization of quantum cost of the 4-input/output circuits [7]. Our computational experiments have been conducted for two sets of reversible gates: a standard NCT library and extended mixed-polarity NCT library, which consists of gates with both positive and negative control lines. Using our tools we have found circuits for the known reversible benchmarks which have lower quantum cost than any of the best known implementations so far. Based on the data of our experiments we have made a statistical comparison of the optimal circuits built from standard NCT and libraries.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 647-649
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Nowe reguły przesuwania bramek w układach odwracalnych
    New rules for moving gates in reversible circuits
    Autorzy:
    Szyprowski, M.
    Kerntopf, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/151150.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układy odwracalne
    synteza logiczna
    układy kwantowe
    reversible circuits
    logic synthesis
    quantum circuits
    Opis:
    Jedną z możliwości redukcji układów odwracalnych daje przesuwanie bramek. W pracy zaproponowano nowe reguły takich przesunięć dla układów budowanych ze standardowej biblioteki bramek odwracalnych NCT. Umożliwiają one eliminację bramek o dużej liczbie wejść/wyjść, które mają największy tzw. koszt kwantowy. Opracowane przez nas reguły mogą być stosowane dla dowolnej liczby wejść układu. Umożliwia to projektowanie układów odwracalnych o zredukowanym koszcie kwantowym. Podane przez nas przykłady pokazują, że oszczędności w porównaniu z układami publikowanymi w literaturze mogą być znaczne.
    Synthesis of reversible logic circuits is the most intensively studied topic of the research area called reversible computation (circuits are reversible if they represent bijective mappings). This new research area has applications in many fields of computer science, e.g. quantum computing, nanotechnologies, optical computing, digital signal processing, communications, bioinformatics, cryptography as well as in low power computation. Recent advances consist in reducing numbers of gates, garbage bits or quantum cost. Some reversible circuit synthesis algorithms generate circuits in which majority of gates have large or even maximal size (i.e. equal to the number of inputs/outputs. However, quantum cost of multi-control generalized Toffoli gates is very high. In this paper it is shown how to reduce the quantum cost of circuits by eliminating most of large gates or even all of them. Namely, a new subset of moving rules useful for reducing the quantum cost is presented. Using this subset, it is possible to reduce the number of maximal-size gates to zero for even functions, and to one for odd functions, according to the known theorem. In the paper substantial savings in the quantum cost are presented for designs taken from recent publications.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 787-789
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Constructing Quantum Circuits for Unitary Operations
    Konstruowanie układów kwantowych dla pewnych operacji unitarnych
    Autorzy:
    Wiśniewska, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/305919.pdf
    Data publikacji:
    2011
    Wydawca:
    Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
    Tematy:
    obliczenia kwantowe
    bramki uniwersalne
    układy kwantowe
    quantum computing
    universal gates
    quantum circuits
    Opis:
    The article contains a description of the method on how to construct any quantum circuit, which may be represented by a binary unitary matrix. A quantum circuit may be built out of unitary gates placed parallel or serially, so at the beginning the methods of entire circuit's matrix form calculating were recalled. Next the universal matrices were presented for series circuits to show how to reduce the number of basic operations, which a quantum computer have to perform. Finally the propositions of 2-bit and 3-bit quantum circuits implementation with the use of known 1-bit and 2-bit quantum gates were shown.
    Artykuł zawiera opis metody konstruowania układu kwantowego, którego reprezentacja jest zero-jedynkową macierzą unitarną. Najpierw przypomniany został sposób obliczania postaci macierzowej operatora kwantowego, reprezentującego działanie układu zbudowanego z bramek kwantowych o znanych reprezentacjach macierzowych, ułożonych zarówno szeregowo jak i równolegle. Następnie pokazane zostały dwie macierze, symbolizujące kwantowe bramki n-bitowe, przy pomocy których można skonstruować dowolny n-bitowy układ kwantowych, posiadający reprezentację macierzową w postaci zero-jedynkowej macierzy unitarnej, (przy n >1). Jedna z tych bramek jest bramką Toffoli'ego i implementacja tejże bramki za pomocą uniwersalnych bramek jedno- i dwu-kubitowych jest znana [4]. W artykule została przedstawiona przykładowa implementacja drugiej uniwersalnej operacji - bramki R - dla układów dwu- i trzy-kubitowych.
    Źródło:
    Biuletyn Instytutu Systemów Informatycznych; 2011, 7; 53-59
    1508-4183
    Pojawia się w:
    Biuletyn Instytutu Systemów Informatycznych
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Basic quantum circuits for classification and approximation tasks
    Autorzy:
    Wiśniewska, Joanna
    Sawerwain, Marek
    Obuchowicz, Andrzej
    Powiązania:
    https://bibliotekanauki.pl/articles/1838166.pdf
    Data publikacji:
    2020
    Wydawca:
    Uniwersytet Zielonogórski. Oficyna Wydawnicza
    Tematy:
    quantum circuits
    data classification
    supervised learning
    qubits
    qudits
    układ kwantowy
    klasyfikacja danych
    uczenie nadzorowane
    kubit
    Opis:
    We discuss a quantum circuit construction designed for classification. The circuit is built of regularly placed elementary quantum gates, which implies the simplicity of the presented solution. The realization of the classification task is possible after the procedure of supervised learning which constitutes parameter optimization of Pauli gates. The process of learning can be performed by a physical quantum machine but also by simulation of quantum computation on a classical computer. The parameters of Pauli gates are selected by calculating changes in the gradient for different sets of these parameters. The proposed solution was successfully tested in binary classification and estimation of basic non-linear function values, e.g., the sine, the cosine, and the tangent. In both the cases, the circuit construction uses one or more identical unitary operations, and contains only two qubits and three quantum gates. This simplicity is a great advantage because it enables the practical implementation on quantum machines easily accessible in the nearest future.
    Źródło:
    International Journal of Applied Mathematics and Computer Science; 2020, 30, 4; 733-744
    1641-876X
    2083-8492
    Pojawia się w:
    International Journal of Applied Mathematics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Some quantum limits for scaling of electronic devices - estimations and measurements
    Autorzy:
    Nawrocki, W.
    Shukrinov, Y. M.
    Powiązania:
    https://bibliotekanauki.pl/articles/221751.pdf
    Data publikacji:
    2012
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    nanostructure
    quantum effect
    integrated circuits
    Opis:
    In this paper we discuss some physical limits for scaling of transistors and conducting paths inside of semiconductor integrated circuits (ICs). Since 40 years only a semiconductor technology, mostly the CMOS and the TTL technologies, are used for fabrication of integrated circuits on an industrial scale. Miniaturization of electronic devices in integrated circuits has technological limits and physical limits as well. In 2010 best parameters of commercial ICs shown the Intel Core i5-670 processor manufactured in the technology of 32 nm. Its clock frequency in turbo mode is 3.73 GHz. A forecast of the development of the semiconductor industry (ITRS 2011) predicts that sizes of electronic devices in ICs circuits will be smaller than 10 nm in the next 10 years. At least 5 physical effects should be taken into account if we discuss limits of scaling of integrated circuits.
    Źródło:
    Metrology and Measurement Systems; 2012, 19, 3; 481-488
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-7 z 7

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies