Temat: programmable control - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Security aspects in functional safety analysis
Autorzy:: Barnert, T.
Kosmowski, K. T.
Piesik, E.
Śliwiński, M.
Powiązania:: https://bibliotekanauki.pl/articles/2069339.pdf
Data publikacji:: 2014
Wydawca:: Uniwersytet Morski w Gdyni. Polskie Towarzystwo Bezpieczeństwa i Niezawodności
Tematy:: functional safety
security
safety integrity level
SIL
evaluation assurance level
EAL
security assurance level
SAL
risk assessment
risk graphs
programmable control
protection systems
Opis:: A security level of distributed control and protection system may have a significant impact on the results of functional safety analysis. However, the issue of integrating the safety and security aspects is difficult and usually is neglected during the functional safety analysis. This article presents a method of functional safety analysis which takes into consideration a concept of integrating these two aspects. It is based on proposed classification of communication channels used in the computer system / network and the scope of such system distribution. The functional safety analysis is to be performed at every stage of system lifecycle, but one of the most important parts is defining required safety functions and determining the safety integrity level for them. The integration concept might be taken into account at this stage. The basis of a method proposed is the assumption that the security level is considered as a risk parameter in graphs of functional safety analyses.
Źródło:: Journal of Polish Safety and Reliability Association; 2014, 5, 1; 1--8
2084-5316
Pojawia się w:: Journal of Polish Safety and Reliability Association
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 2.

Tytuł:: Layers of protection analysis in the context of functional safety management
Analiza warstw zabezpieczeń w kontekście zarządzania bezpieczeństwem funkcjonalnym
Autorzy:: Kosmowski, K. T.
Powiązania:: https://bibliotekanauki.pl/articles/153800.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: analiza warstw zabezpieczeń
bezpieczeństwo funkcjonalne
programowalne systemy sterowania i zabezpieczeń
system alarmowy
czynniki ludzkie
layer of protection analysis
functional safety
programmable control and protection systems
alarm system
human factors
Opis:: This paper presents the layer of protection analysis (LOPA) to be taken into consideration during the design of programmable safety-related control and protection systems for a hazardous process installation. Some issues concerning the solutions of the basic process control system (BPCS), safety instrumented system (SIS) and alarm system (AS), and the role of human operator in abnormal situations are discussed in the context of requirements and criteria given in international standards IEC 61508 and IEC 61511.
Niniejszy artykuł przybliża analizę warstw zabezpieczeń (LOPA) uwzględnianą podczas projektowania programowalnych systemów sterowania i zabezpieczeń związanych z bezpieczeństwem instalacji procesowej podwyższonego ryzyka. Przedstawia się problemy dotyczące rozwiązań podstawowego systemu sterowania (BPCS), przyrządowego systemu bezpieczeństwa (SIS) i systemu alarmowego (AS) oraz rolę człowieka operatora w sytuacjach nienormalnych w kontekście wymagań i kryteriów podanych w normach międzynarodowych IEC 61508 i IEC 61511. Niektórzy producenci sprzętu i oprogramowania do zastosowań w programowalnych systemach sterowania i zabezpieczeń obiektów/ instalacji podwyższonego ryzyka proponują integrowanie systemów BPCS i SIS w warstwie sprzętowej widząc określone korzyści takich rozwiązań, chociaż wskazują również na możliwe ich wady. Autor niniejszego artykułu zarysowuje szersze podejście do problemu w kontekście projektowania systemu alarmowego i analizy roli człowieka-operatora traktowanej jak warstwa zabezpieczeń. Proponuje się przyjęcie ostatecznego rozwiązania na podstawie dogłębnej analizie i ocenie ryzyka oraz analizie niezawodności człowieka, jeśli przewidziano zadania do wykonania przez człowieka w ramach rozważanej funkcji związanej z bezpieczeństwem. Zwraca się uwagę na konieczność uwzględnienia i właściwej interpretacji norm bezpieczeństwa funkcjonalnego i poradnika metodycznego LOPA.
Źródło:: Pomiary Automatyka Kontrola; 2011, R. 57, nr 11, 11; 1452-1457
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 3.

Tytuł:: Application of a double cross limiting method in a lime mixing and milling system
Autorzy:: Mikoś, Z.
Jachimski, M.
Wróbel, G.
Hayduk, G.
Powiązania:: https://bibliotekanauki.pl/articles/140636.pdf
Data publikacji:: 2018
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: control systems
double cross limiting method
programmable controllers
Opis:: The article presents the adaptation of the setpoint calculation algorithm with limitation using the double cross method, known from the fuel-air regulation systems, in the system for mixing two sorts of lime, enabling the start of the process line without additional start-up procedures. The authors modified the standard double cross algorithm in order to enable the start of the system without special start-up procedures, while maintaining all the features of the algorithm. The results of the tests of the modified algorithm in the lime milling and mixing system are also presented.
Źródło:: Archives of Electrical Engineering; 2018, 67, 1; 5-16
1427-4221
2300-2506
Pojawia się w:: Archives of Electrical Engineering
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 4.

Tytuł:: The application of programmable relays in domestic electrical installations
Autorzy:: Piątek, M.
Powiązania:: https://bibliotekanauki.pl/articles/134829.pdf
Data publikacji:: 2017
Wydawca:: ADVSEO
Tematy:: automation
electrical power
control
automatic switching
programmable relay
PLC
Opis:: The paper presents the possibilities of using automatic switching, as a system for providing uninterrupted power supply in buildings located in the area of frequent interruptions in the power supply or equipped with renewable energy sources. Apart from the idea of the installation the paper presents an example of the program to control various functions of the system and software for visualization by tracking the availability of some power sources, to simulate their readiness for operation. The main focus is on simplicity and intuition in the use of programs that are available to the average user and can be used and modified from home, eg. a notebook or phone. For the analysis we used a fictitious electrical wiring design of a residential building, which is connected to renewable energy sources. Having selected the appropriate equipment and security, we divided the installation into sections of receiving power in terms of the validity of the power, which includes the automatic control.
Źródło:: Technical Issues; 2017, 2; 3-7
2392-3954
Pojawia się w:: Technical Issues
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 5.

Tytuł:: A programmable inference controller meeting highest safety requirements
Autorzy:: Vogrin, P.
Halang, W. A.
Powiązania:: https://bibliotekanauki.pl/articles/384548.pdf
Data publikacji:: 2010
Wydawca:: Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:: safety methoded control
safety-licensing
programmable electronic system
set-pair preprocessor
rule-based control
fuzzy control
Opis:: A programmable controller suited for automation applications of highest safety criticality is presented. Its features are input conditioning by low-resolution analogue-to-digital converters, inference by look-up in rule set tables, strictly periodic and jitter-free operation, high speed and simplicity of design. A fail-safe supervisor immediately initiates an emergency shut-down in case of a malfunction. The software in form of rule base tables can easily be verified by inspection. This device is used to implement control algorithms working with set-point preprocessors, which calculate internal set-point graphs of controlled variables in such a way that very high controller gains are attainable and, thus, stability is increased. The performance of these „SPP” controllers is closer to the „best physically possible”, and much more predictable than the one of conventional control structures. The otherwise conficting design objectives stability, safety, high speed, small energy consumption, or steady and harmonic temporal controller output values can nearly all be achieved.
Źródło:: Journal of Automation Mobile Robotics and Intelligent Systems; 2010, 4, 1; 8-19
1897-8649
2080-2145
Pojawia się w:: Journal of Automation Mobile Robotics and Intelligent Systems
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 6.

Tytuł:: Flexible function block for industrial applications of active disturbance rejection controller
Autorzy:: Nowak, P.
Stebel, K.
Klopot, T.
Czeczot, J.
Fratczak, M.
Laszczyk, P.
Powiązania:: https://bibliotekanauki.pl/articles/229587.pdf
Data publikacji:: 2018
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: industrial control systems
active disturbance rejection control
ADRC
practical
tuning
practical implementation
programmable logic controller
PLC
Opis:: In this paper, the PLC-based (Programmable Logic Controller) industrial implementation in the form of the general-purpose function block for ADRC (Active Disturbance Rejection Controller) is presented. The details of practical aspects are discussed because their reliable implementation is not trivial for higher order ADRC. Additional important novelties discussed in the paper are the impact of the derivative backoff and the method that significantly simplifies tuning of higher order ADRC by avoiding the usual trial and error procedure. The results of the practical validation of the suggested concepts complete the paper and show the potential industrial applicability of ADRC.
Źródło:: Archives of Control Sciences; 2018, 28, 3; 379-400
1230-2384
Pojawia się w:: Archives of Control Sciences
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 7.

Tytuł:: Zdalna obsługa sterowników przemysłowych przy użyciu sieci Internet lub telefonii GSM
Programmable controllers remote control using Internet or GSM celluar phones
Autorzy:: Bryndza, L.
Rzońca, D.
Powiązania:: https://bibliotekanauki.pl/articles/156278.pdf
Data publikacji:: 2005
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: protokół Modbus
sterowniki przemysłowe
zdalna obsługa
Modbus protocol
programmable controllers
remote control
Opis:: W artykule opisano dwa urządzenia umożliwiające zdalną obsługę sterownika przemysłowego, opracowane w Katedrze Informatyki i Automatyki Politechniki Rzeszowskiej. Jedno z urządzeń wykorzystuje do tego celu sieć Internet, drugie zaś sieć telefonii komórkowej GSM.
This article presents two devices enabling programmable controllers remote control, built in Computer and Control Engineering Chair of Rzeszow University of Technology. One of them uses Internet, the other one uses GSM celluar phone network.
Źródło:: Pomiary Automatyka Kontrola; 2005, R. 51, nr 1, 1; 25-27
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 8.

Tytuł:: About Implementation of IEC 61131-3 IL Function Blocks in Standard Microcontrollers
Autorzy:: Chmiel, M.
Mocha, J.
Hrynkiewicz, E.
Polok, D.
Powiązania:: https://bibliotekanauki.pl/articles/226742.pdf
Data publikacji:: 2014
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: central processing unit
programmable logic controller
microprocessor control
microprogramming
programming languages
language operators
Opis:: The paper presents considerations on implementation of function blocks of the IL language, as fragments of control programs that use these blocks. Subsequently, the predefined function blocks of the IL language have been applied to implementation in a Central Processing Unit for a programmable controller based on standard microcontroller from such families as MCS-51, AVR and ARM with the Cortex-M3 core. The considerations refer to the IL language revision that is fully compliant with the IEC-61131-3 standards. The completed theoretical analysis demonstrated that the adopted method of the module description is really reasonable and offers substantial advantages as compared to direct calls of function modules already developed as subroutines. Also the executed experiments have proved the feasibility to arrange central units of programmable controllers on the basis of standard microcontrollers and such central units may be competitive to compact CPUs available on the market for typical PLCs.
Źródło:: International Journal of Electronics and Telecommunications; 2014, 60, 1; 42-46
2300-1933
Pojawia się w:: International Journal of Electronics and Telecommunications
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 9.

Tytuł:: Procedura hardware in the loop w syntezie algorytmów sterowania
Hardware in the loop procedure used for the control system synthesis
Autorzy:: Jaszczak, S.
Powiązania:: https://bibliotekanauki.pl/articles/154658.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: HIL
hardware-in-the-loop
PLC
Programmable Logic Controller
OPC (OLE for Process Control)
DDE (Dynamic Data Exchange)
programmable logic controller (PLC)
Opis:: W artykule omówiono wykorzystanie technologii OPC do badania systemów sterowania zgodnie z procedurą Hardware In The Loop. Artykuł jest efektem eksperymentów nad zastosowaniem programu Simulink jako aplikacji klienckiej, za pomocą której zrealizowano model obiektu i KepwareOPC jako serwer OPC. Procedura HIL została przeprowadzona w układzie sterowania kursem pojazdu podwodnego z wykorzystaniem sterownika PLC jako platformy wykonawczej algorytmu sterowania i modelu pojazdu podwodnego w programie Simulink.
In this paper possibility of using OPC technology for the process of designing and testing the heading control algorithm according to the Hardware In The Loop (HIL) procedure is described. The main problem in the design of automated systems is the safe real time testing of the control algorithm, during a deployment. This algorithm synthesized at the computer simulation level according to the Model In The Loop procedure with use of specialized software does not take into account specification of the target platform i.e.: limited time for executing a single algorithm loop, limited program memory, limited precision of signal values etc. According to the HIL procedure the control algorithm is implemented using a target executing platform (i.e. PLC, microcontroller, PC + DAQ board, etc.), whilst a plant is the mathematical model in PC memory. The presented text is a result of the experiments on employing Simulink as a client application, which enables simulation of the specific and KepwareOPC as the OPC. The main advantage of the HIL procedure is the possibility of safe real time testing of the control algorithm. Besides the security reasons, also the cost of implementation and testing of algorithm on real object is essential. In the third paragraph the HIL experiment concerning the control of an underwater vehicle course angle is presented. The PLC controller with the control algorithm is a control system, whereas the underwater vehicle model is implemented in the Simulink.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 685-687
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 10.

Tytuł:: Crane control system using exoskeleton based on programmable logic technology
Autorzy:: Ziętek, Ryszard
Woźniak, Marcin
Powiązania:: https://bibliotekanauki.pl/articles/1819213.pdf
Data publikacji:: 2020
Wydawca:: Akademia Morska w Szczecinie. Wydawnictwo AMSz
Tematy:: master-slave control
field-programmable logic cascade regulation
mechatronic system
exoskeleton
crane
manipulator kinematics
Opis:: In this paper, a mini-crane control system using an exoskeleton based on programmable logic technology is presented. The first stage was to identify the parameters of the mini-crane and exoskeleton sub-assemblies. Then, individual crane and exoskeleton control subsystems were designed based on cascade regulation. The final stage was to connect these subsystems into the master-slave control system using the manipulator’s kinematics equations. Parallel processing was used to minimize delays in the control system. Analysis of the results showed that the difference between the set and measured crane position was small.
Źródło:: Zeszyty Naukowe Akademii Morskiej w Szczecinie; 2020, 63 (135); 77-83
1733-8670
2392-0378
Pojawia się w:: Zeszyty Naukowe Akademii Morskiej w Szczecinie
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 11.

Tytuł:: Wybrane strategie sterowania redundantnymi urządzeniami okrętowymi
Selected Control Strategies of Redundant Marine Equipment
Autorzy:: Albrecht, A.
Muc, A.
Szeleziński, A.
Powiązania:: https://bibliotekanauki.pl/articles/342418.pdf
Data publikacji:: 2017
Wydawca:: Uniwersytet Morski w Gdyni. Wydawnictwo Uniwersytetu Morskiego w Gdyni
Tematy:: urządzenia okrętowe
redundancja
sterowanie
sterownik programowalny
PLC
marine devices
redundancy
control
programmable logic controller
Opis:: Artykuł przedstawia wybrane strategie sterowania urządzeniami redundantnymi zawarte w jednym programie, dzięki czemu istnieje możliwość zmiany trybu pracy w zależności od sytuacji i zapotrzebowania. Sterowanie zrealizowano z wykorzystaniem sterownika programowalnego PLC oraz panelu operatorskiego HMI. Celem pracy było przedstawienie kilku uzupełniających się rozwiązań, do efektywnego i optymalnego wykorzystania urządzeń okrętowych.
This paper presents selected control strategies of redundant devices implicted in one program so that there is a possibility to change the operating mode depending on situation. The problem was evolved on pumps example becaue of their often use both in marine, and shore environment. Simulation model was based on two parallel pumps working in one system. First and second control mode assumes one of the pump working as ‘Master’ and second as ‘Stand-by’. It gives freedom in selection which pump is ‘Master’ and opportunity to change the choice. Third mode comprehends rotating work of two pumps depending on medium pressure value in the system. The control was implemented by using Programmable Logic Controller (PLC) and Human Machine Interface (HMI). Described strategies were checked and simulated in a few different configurations. The aim was to present several complementary solutions to achieve efficient and optimum use of the devices.
Źródło:: Zeszyty Naukowe Akademii Morskiej w Gdyni; 2017, 100; 9-19
1644-1818
2451-2486
Pojawia się w:: Zeszyty Naukowe Akademii Morskiej w Gdyni
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 12.

Tytuł:: Design of microprogrammed controllers to be implemented in FPGAs
Autorzy:: Wiśniewski, R.
Barkalov, A.
Titarenko, L.
Halang, W. A.
Powiązania:: https://bibliotekanauki.pl/articles/907791.pdf
Data publikacji:: 2011
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:: jednostka sterująca
sterownik mikroprogramowany
układ FPGA
control unit
microprogrammed controller
field programmable gate array (FPGA)
Opis:: In the article we propose a new design method for microprogrammed controllers. The traditional structure is improved by modifying internal modules and connections. Such a solution allows reducing the total number of logic elements needed for implementation in programmable structures, especially Field Programmable Gate Arrays (FPGAs). Detailed results of experiments show that on the average the application of the proposed methods yields up to 30% savings as far as the destination device is considered.
Źródło:: International Journal of Applied Mathematics and Computer Science; 2011, 21, 2; 401-412
1641-876X
2083-8492
Pojawia się w:: International Journal of Applied Mathematics and Computer Science
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 13.

Tytuł:: Model dźwigu osobowego z układem sterowania programowalnym logicznie
Model of a passenger lift with control system programmable logically
Autorzy:: Jezierski, P.
Lepszy, A.
Noworyta, K.
Nagórny, A.
Żółkiewski, S.
Powiązania:: https://bibliotekanauki.pl/articles/409025.pdf
Data publikacji:: 2011
Wydawca:: Politechnika Śląska
Tematy:: układ sterowania
dźwig osobowy
PLC
programowalny sterownik logiczny
control system
passenger lift
programmable logic controller
Opis:: W artykule przedstawiono model zlecenia produkcyjnego stanowiącego podstawę integracji systemów Proedims i KbRS w zakresie harmonogramowania produkcji dyskretnej. Model zlecenia umożliwia planowanie produkcji złożonych wyrobów posiadających wielopoziomowe struktury procesów technologicznych zarówno w systemach o konfiguracji przepływowej jak i gniazdowej z maszynami równoległymi. W przyjętym modelu systemu produkcyjnego oraz zlecenia wyszczególniono etapy decyzyjne wymagane przy budowie harmonogramu. Opisano sposób współpracy przy wymianie danych pomiędzy omawianymi systemami.
The paper presents the model of a production order, which is the basis of Proedims and KbRS software systems integration, used in scheduling of discrete manufacturing systems. The model enables planning of production orders for complex products with multi-level structure of the processes in flow shop and job shop production system configuration with parallel machines. Required decision-making stages for schedule construction of the given model of the production system and production order were presented. Principles of cooperation in exchanging data between Proedims and KbRS were discussed.
Źródło:: Wybrane Problemy Inżynierskie; 2011, 2; 171-176
2083-1021
Pojawia się w:: Wybrane Problemy Inżynierskie
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 14.

Tytuł:: Methods of designing of compositional microprogram control units with mutual memory
Metody projektowania mikroprogramowanych jednostek sterujących o adresowaniu wspólnym
Autorzy:: Wiśniewski, R.
Barkalov, A. A.
Janik, A.
Powiązania:: https://bibliotekanauki.pl/articles/156222.pdf
Data publikacji:: 2008
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: mikroprogramowany układ sterujący
programowalny układ FPGA
compositional microprogram control unit (CMCU)
field programmable gate array (FPGA)
Opis:: In the article four designing methods of Compositional Microprogram Control Unit (CMCU) will be described and compared. The first one - with mutual memory - is traditional way of synthesis of CMCU. Here operational vertices of the initial flow chart that describes the functionality of control units are replaced with operational linear chains that permit to minimize the number of internal states of the controller. Three remaining methods are based on the CMCU with mutual memory; however there are additional improvements that allow reducing the number of logic elements that are required for implementation of CMCU on programmable device. Detailed results of investigations will be shown in the paper. Authors have performed researches where over 100 benchmarks (descriptions of CMCU) were designed with all four methods and implemented on an FPGA. Results of implementation will be studied and analyzed in detail and described in the paper.
W referacie zaprezentowane zostaną cztery metody projektowania mikroprogramowanych jednostek sterujących. Pierwsza metoda to tradycyjny sposób syntezy sterownika o adresowaniu wspólnym. Na jej podstawie opracowane zostały trzy inne metody projektowania mikroprogramowanych układów sterujących. Wprowadzono modyfikacje w strukturze sterownika, których głównym celem była redukcja liczby wykorzystanych elementów logicznych podczas implementacji systemu w matrycach FPGA. W artykule przedstawione zostaną szczegółowe wyniki badań przeprowadzonych przez autorów. Każdy sterownik zaprojektowano wszystkimi czterema metodami, a następnie przeprowadzono operacje syntezy oraz implementacji. Końcowe wyniki zajętości poszczególnych wersji w programowalnych matrycach FPGA zostaną szczegółowo przeanalizowane.
Źródło:: Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 493-495
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 15.

Tytuł:: Expansion of the area of practical application of the PLC control system with parallel architecture
Rozszerzenie obszaru praktycznego zastosowania systemu sterowania PLC o architekturę równoległą
Autorzy:: Tymchuk, Sergiy
Piskarev, Oleksiy
Miroshnyk, Oleksandr
Halko, Serhii
Shchur, Taras
Powiązania:: https://bibliotekanauki.pl/articles/2174716.pdf
Data publikacji:: 2022
Wydawca:: Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:: programmable logic controllers
parallel architecture
software control system
programowalne sterowniki logiczne
architektura równoległa
programowy system sterowania
Opis:: The analysis of architecture is carried out and offers concerning expansion of a area of practical application of PLC of parallel action are offered. The proposed methodology for constructing a logical control automaton of parallel action, the developed models, algorithm and structures represent a theoretical platform for the practical implementation of information technology for parallel logical control of railway automation objects.
Przeprowadzono analizę architektury i zaproponowano rozszerzenie obszaru praktycznego zastosowania PLC o działaniu równoległym. Zaproponowano metodologię budowy logicznego automatu sterującego o działaniu równoległym, opracowano modele, algorytm i struktury, które stanowią teoretyczną platformę dla praktycznej implementacji technologii informatycznych do równoległego logicznego sterowania obiektami automatyki kolejowej.
Źródło:: Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2022, 12, 3; 16--19
2083-0157
2391-6761
Pojawia się w:: Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 16.

Tytuł:: Microprocessor technology and programmable logic controllers in new generation railway traffic control and management systems
Autorzy:: Kornaszewski, M.
Powiązania:: https://bibliotekanauki.pl/articles/393311.pdf
Data publikacji:: 2018
Wydawca:: Polskie Stowarzyszenie Telematyki Transportu
Tematy:: transport
safety
railway traffic control systems
Programmable Logic Controllers
bezpieczeństwo
systemy sterowania ruchem kolejowym
sterowniki programowalne PLC
Opis:: An application of modern microprocessor technique and more effective microprocessor systems has a large influence on development of devices railway transport and railway automation systems. Functioning new generation railway traffic control and management systems is largely based on Programmable Logic Controllers (PLC), which allow the designers to exploit self-control mechanisms, events registration, technical diagnostics, remote control and fault detection). Railway traffic control and management systems belong to safe technical railway transport solutions, it means that they have to meet the fourth safe integrity level CENELEC (SIL-4), what implies, that the configuration principles and software installed have to satisfy CENELEC EN 50 128 and EN 50 129 standards.
Źródło:: Archives of Transport System Telematics; 2018, 11, 2; 18-23
1899-8208
Pojawia się w:: Archives of Transport System Telematics
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 17.

Tytuł:: On possibilities of the practical implementation of balance-based adaptive control methodology
Autorzy:: Czeczot, J.
Powiązania:: https://bibliotekanauki.pl/articles/1839191.pdf
Data publikacji:: 2007
Wydawca:: Polska Akademia Nauk. Instytut Badań Systemowych PAN
Tematy:: model-based adaptive control
practical implementation
bumpless switching
virtual controllers
programmable logic controller (PLC)
recursive least-squares estimation
Opis:: This paper deals with two approaches to the practical implementation of the Balance-Based Adaptive Controller(B-BAC): the low-level PLC-based approach of the explicit form of the B-BAC and the high-level PC-based one in the form of the general "virtual controller". In both cases, we discuss the details of meeting the general requirements of a particular practical implementation. We also consider the implementation aspects that are independent of the implementation, such as development of the front panel, saturation of a manipulated variable, on-line measurement and data acquisition, implementation of the on-line estimation procedure, bumpless switching between the automatic and manual mode, etc. Additionally, we present how to derive both the general form and the final explicit form of the B-BAC on the example of a biotechnological process and how to apply these forms in the particular practical implementation.
Źródło:: Control and Cybernetics; 2007, 36, 4; 967-984
0324-8569
Pojawia się w:: Control and Cybernetics
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 18.

Tytuł:: Budowa modeli specjalizowanych sterowników ruchu drogowego w językach opisu sprzętu
Construction of specialized models of road traffic controllers in hardware description languages
Autorzy:: Firląg, K.
Kawalec, P.
Powiązania:: https://bibliotekanauki.pl/articles/197398.pdf
Data publikacji:: 2013
Wydawca:: Politechnika Śląska. Wydawnictwo Politechniki Śląskiej
Tematy:: algorytm sterowania ruchem drogowym
specjalizowany sterownik ruchu drogowego
układ programowalny
traffic control algorithm
specialized traffic controller
programmable device
Opis:: W artykule przedstawiono metodę budowy modeli specjalizowanych sterowników ruchu drogowego realizowanych w języku VHDL. Rozwiązaniem problemu braku reprezentacji graficznej i konieczności bardzo dobrej znajomości języka VHDL przez projektanta jest wykorzystanie oprogramowania narzędziowego CAD, pozwalającego na projektowanie urządzeń srd w sposób przyjazny i intuicyjny dla inżyniera sterowania ruchem. W artykule zaproponowano metodę budowy sterownika opierając się na modelach specyfikacji formalnej mającej graficzną reprezentację. Pierwszym etapem jest zamiana algorytmów sterowania ruchem drogowym w sieć działań GSA. Przedstawiono metodę konwersji dla wszystkich rodzajów klatek algorytmu sterowania. Następnie pokazano sposób konwersji sieci GSA w graf przejść automatu skończonego FSM, gdzie w celu zwiększenia czytelności grafu sterowania zaproponowano wprowadzenie stanów hierarchicznych, dla obsługi przejść międzyfazowych i faz ruchu. Wykorzystując hierarchiczny graf sterowania zaproponowano uniwersalną strukturę logicznego sterownika ruchu drogowego. Sterownik ten wyspecyfikowano w programie Active-HDL, który wygenerował model sterownika logicznego w języku VHDL.
The paper presents the construction method of specialized models of road traffic controllers realized within VHDL language. The designer solves the problem of lack of graphic representation and the necessity of a very good command of VHDL language by using utility software CAD allowing for designing traffic control devices that would be pleasant and intuitive in use for the traffic control engineer. The construction method of a controller has been proposed in the article on the basis of formal specification models having intuitive graphic representations. The first stage consists in changing the algorithms of road traffic control into a network of generalized stochastic automata (GSA) activities. The method of conversion has been presented for all types of control algorithm frames. Afterwards, the way of conversion of GSA network into the transition graph of finite state machine (FSM) was presented, where in order to increase the clarity of control graph, it was proposed to introduce hierarchical states for interstage transitions as well as traffic phases. With the use of hierarchical graph of control, universal structure of logic road traffic controller has been proposed. This controller has been specified within Active-HDL program which generated a model of logic controller in VHDL language.
Źródło:: Zeszyty Naukowe. Transport / Politechnika Śląska; 2013, 80; 17-27
0209-3324
2450-1549
Pojawia się w:: Zeszyty Naukowe. Transport / Politechnika Śląska
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 19.

Tytuł:: Projektowanie sterowników mikroprogramowanych z wykorzystaniem bloków pamięci układów programowalnych
Design of microprogrammed controllers with dedicated memory blocks
Autorzy:: Wiśniewski, R.
Barkalov, A. A.
Halang, W. A.
Powiązania:: https://bibliotekanauki.pl/articles/151796.pdf
Data publikacji:: 2009
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: sterownik mikroprogramowany (mikroprogramowany układ sterujący)
programowalny układ FPGA
Microprogrammed Controller (Compositional Microprogram Control Unit)
field programmable gate array (FPGA)
Opis:: W artykule zaprezentowana zostanie nowa metoda projektowania sterowników mikroprogramowanych. W proponowanym rozwiązaniu zarówno moduł pamięci, jak i część adresująca sterownika realizowane są z wykorzystaniem dedykowanych bloków pamięci układów programowalnych. Dzięki temu układ sterujący może zostać w łatwy sposób zweryfikowany pod kątem bezpieczeństwa. Ponadto zredukowana zostaje liczba wykorzystanych elementów logicznych, które są niezbędne do implementacji układu sterującego w matrycach programowalnych. Trzecią istotną korzyścią proponowanej metody jest możliwość zastosowania częściowej rekonfiguracji zarówno części zarządzającej jak i modułu pamięci sterownika. Idea metody zostanie zilustrowana przykładem. Pokazane zostaną wszystkie kroki, które są niezbędne do realizacji układu z wykorzystaniem proponowanej metody.
A compositional microprogram control unit (also called a microprogrammed controller) is a multi-level device whose control unit consists of two main units. The first one is responsible for addressing microinstructions that are kept in a control memory. It is a simple finite-state machine. The role of the second unit is to hold and generate adequate microinstructions. Such a solution permits to minimize the number of logic elements required to implement the control unit. Therefore, wider areas of the target device can be accessed by other modules of the designed system. The control memory can be implemented using either logic elements or dedicated memory blocks of a chip. In this paper a new design method of microprogrammed controllers is proposed. Its idea is to implement the addressing part of microprogrammed controllers with memories. This kind of solutions has three main advantages. First of all, such designs can easily be verified thanks to the regular structure of memories, which fosters the inherent safety of entire control units. Moreover, in such a case the design is implemented with a System-on-Programmable-Chip (SoPC), the additional resources available there in form of programmable devices may be used. It is possible to implement the addressing part of a control unit with dedicated memory blocks of an SoPC, which results in a reduction of logic elements (especially look-up tables) required. Finally, the concept allows application of partial reconfiguration of an SoPC. Thus, the functionality of the whole controller can be easily and quickly modified. The proposed method is illustrated by an example. All steps required in order to design and prototype microprogrammed controllers based on the presented concept are shown in detail.
Źródło:: Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 569-571
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 20.

Tytuł:: Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:: Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:: https://bibliotekanauki.pl/articles/152945.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Opis:: W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji automatów Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć liczbę wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiony zostanie również przykład zaproponowanego rozwiązania oraz wyniki eksperymentu.
The method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given. Control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 11, 11; 1375-1377
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 21.

Tytuł:: Laboratoryjny system cyfrowy programowany przez Ethernet oparty na magistrali SPI
Digital laboratory system programmed over the Ethernet based on SPI bus
Autorzy:: Noga, Krystyna Maria
Rabczuk, Dorota
Powiązania:: https://bibliotekanauki.pl/articles/267717.pdf
Data publikacji:: 2019
Wydawca:: Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:: układy cyfrowe
magistrala SPI
systemy wbudowane
układy programowalne
digital systems
Serial Peripheral Interface
SPI
embedded devices
remote control
programmable devices
Opis:: W artykule zaprezentowano cyfrowy system laboratoryjny oparty na magistrali SPI z mikrokontrolerem w roli urządzenia Master oraz różnymi urządzeniami Slave podłączonymi do magistrali (cyfrowy termometr, potencjometr, pamięć EEPROM, układ programowalny CPLD). Założeniem projektu jest stworzenie bazy sprzętowo-programistycznej dla rozwojowego systemu zdalnie sterowanego oraz programowanego przez Ethernet. Użytkownik przez stronę internetową ma możliwość wysłania żądania tcp/http dla urządzeń na magistrali SPI, a w odpowiedzi http otrzymuje informacje o stanie urządzeń. System jest przystosowany do zdalnego ładowania nowych wersji programu do pamięci mikrokontrolera po Ethernecie.
The article presents a laboratory system based on SPI bus with a microcontroller as the Master device and various Slave devices connected to the Master over the SPI bus. The variety of digital devices with SPI interface enables the growth of the project. In the exemplary system several digital devices were used: a thermometer, an EEPROM memory, a potentiometer and a PLD structure. The PLD structure is chosen as Slave device on the bus to take advantage of its typical functionality: ability to perform fast arithmetical calculations. In order to inform of an alarm state the CPLD structure must use an external interrupt line to the microcontroller because Slave device cannot start a communication session over SPI bus. The microcontroller is chosen as Master device because it possesses various external interfaces especially Ethernet interface. The aim of the project is creating a remotely controlled system programmed over the Ethernet which can expand through connecting additional devices on the SPI bus and writing libraries for them. The Ethernet interface is used to load the microcontroller program over the Ethernet which gives the student the ability to remotely load and test the microcontroller software.
Źródło:: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2019, 65; 111-114
1425-5766
2353-1290
Pojawia się w:: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 22.

Tytuł:: Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:: Barkalov, A.
Titarenko, L.
Chmielewski, S.
Powiązania:: https://bibliotekanauki.pl/articles/154725.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Opis:: W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji skończonych automatów stanów z wyjściami typu Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiona zostanie również analiza zaproponowanego rozwiązania oraz wyniki eksperymentu.
A method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimising the hardware without decreasing the digital system performance. An example of application of the proposed method is given. The control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 714-717
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 23.

Tytuł:: Synteza mikroprogramowanych układów sterujących z identyfikacją wyjść oraz dekoderem funkcji
Synthesis of compositional microprogram control units with outputs identification and function decoder
Autorzy:: Wiśniewski, R.
Barkalov, A. A.
Powiązania:: https://bibliotekanauki.pl/articles/156316.pdf
Data publikacji:: 2008
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: mikroprogramowany układ sterujący
dekoder funkcji
programowalny układ FPGA
compositional microprogram control unit (CMCU)
function decoder
field programmable gate array (FPGA)
Opis:: W artykule zaprezentowana zostanie metoda umożliwiająca zmniejszenie liczby wyjść oraz funkcji logicznych modułów wewnętrznych układu sterującego poprzez zastosowanie identyfikacji wyjść łańcuchów bloków operacyjnych. Ponadto wprowadzony zostanie dodatkowy blok dekodera funkcji, który może zostać zrealizowany z wykorzystaniem dedykowanych bloków pamięci, co znacznie pozwala zmniejszyć liczbę elementów logicznych matryc FPGA. Szczegółowe badania przeprowadzone przez autorów potwierdzają skuteczność proponowanej metody. W porównaniu ze standardowym sposobem projektowania układów mikroprogramowanych, rozwiązanie wykorzystujące dekoder funkcji pozwala zmniejszyć liczbę wykorzystanych bloków logicznych średnio o 36%.
A new synthesis method of compositional microprogram control unit (CMCU) is presented in the article. The method is based on the modification in the traditional solutions. Application of an additional block - function decoder - permits to reduce the number of logic blocks used for implementation of the CMCU on FPGA. All steps required in order to synthesize CMCU with function decoder will be shown. Detailed investigations conducted by authors have shown that the proposed method permits to decrease the FPGA area used for implementation of the control unit up to 36% compared with traditional solutions.
Źródło:: Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 585-587
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 24.

Tytuł:: Safe device solutions in railway traffic control systems
Bezpieczne rozwiązania urządzeń stosowanych w systemach sterowania ruchem kolejowym
Autorzy:: Kornaszewski, Mieczysław
Powiązania:: https://bibliotekanauki.pl/articles/2215602.pdf
Data publikacji:: 2022
Wydawca:: Uniwersytet Technologiczno-Humanistyczny im. Kazimierza Pułaskiego w Radomiu
Tematy:: automatic level crossing signaling
BUES 2000
programmable logic controllers
railway traffic control
bezpieczeństwo
programowalne sterowniki logiczne
samoczynna sygnalizacja przejazdowa
sterowanie ruchem kolejowym
Opis:: The paper deals with the problems of safe solutions of railway traffic control systems, using the example of modern solutions of protection systems applied at railway level crossings. The need for reliable, modern and safe railway traffic control devices has forced manufacturers in the railway industry to use high quality microprocessors in their structures. Devices used to safety traffic at intersections of railroads and roadways in one level shall be absolutely operational and reliable. Such solutions are the modern systems of automatic level crossing signaling made in computer technology. They use structural redundancy, programmable logic controllers, and have extensive self-diagnostic and technical diagnostic mechanisms. The paper presents selected analyses of railway traffic safety on the example of the automatic level crossing of system BUES 2000 type by Scheidt & Bachmann.
W artykule podjęto problematykę bezpiecznych rozwiązań systemów sterowania ruchem kolejowym (srk) na przykładzie nowoczesnych rozwiązań systemów zabezpieczeń stosowanych na przejazdach kolejowych. Potrzeba niezawodnych, nowoczesnych i bezpiecznych urządzeń srk wymusiła na producentach branży kolejowej zastosowanie w ich strukturach wysokiej jakości mikroprocesorów. Urządzenia stosowane do zabezpieczenia ruchu na skrzyżowaniach dróg kolejowych z drogami kołowymi w jednym poziomie muszą być bezwzględnie sprawne i niezawodne. Takimi rozwiązaniami są nowoczesne systemy samoczynnej sygnalizacji przejazdowej wykonane w technologii komputerowej. Wykorzystują one nadmiar strukturalny, programowalne sterowniki logiczne oraz posiadają rozbudowane mechanizmy autodiagnostyki i diagnostyki technicznej. W pracy przedstawiono wybrane analizy bezpieczeństwa ruchu kolejowego na przykładzie systemu samoczynnej sygnalizacji przejazdowej typu BUES 2000 firmy Scheidt & Bachmann.
Źródło:: Journal of Civil Engineering and Transport; 2022, 4, 2; 37--48
2658-1698
2658-2120
Pojawia się w:: Journal of Civil Engineering and Transport
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 25.

Tytuł:: Wykorzystanie platform Arduino Uno oraz DE2-115 do sterowania modelami aut
The use of platforms Arduino Uno and DE2-115 for controlling of the models of cars
Autorzy:: Noga, K. M.
Powiązania:: https://bibliotekanauki.pl/articles/267625.pdf
Data publikacji:: 2018
Wydawca:: Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:: technika cyfrowa
dydaktyka
cyfrowe sterowanie
układy programowalne
FPGA
język opisu sprzętu VHDL
digital technique
didactics
digital control
programmable circuits
VHDL equipment description language
Opis:: W artykule przedstawiono nowe stanowisko badawcze i dydaktyczne którym jest zestaw składający się z dwóch odpowiednio zmodernizowanych modeli aut sterowanych radiowo. Zaprojektowane specjalnie na potrzeby laboratorium Techniki Cyfrowej przykładowe cyfrowe sterowanie wykorzystuje platformy DE2-115 oraz Arduino Uno. Modele aut zostały dodatkowo wyposażone w sygnalizację świetlną i dźwiękową oraz po 3 ultradźwiękowe czujniki odległości HC-SR04, które umożliwiają detekcję przeszkody. Modele poruszają się we wspólnej przestrzeni tak, aby unikać kolizji pomiędzy sobą oraz z innymi przeszkodami.
The article presents a new research and teaching laboratory stand consists a set of two appropriately modernized radiocontrolled models of cars. These models of cars have been additionally equipped with lighting - LEDs, buzzers and three ultrasonic distance sensors HC-SR04, which enable detection of a hindrance. Models move in a common space to avoid collisions between themselves and other hindrances. The exemplary digital controlling using the DE2-115 and Arduino Uno platforms are specially designed for the needs of the Digital Technique laboratory.
Źródło:: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2018, 60; 85-90
1425-5766
2353-1290
Pojawia się w:: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 26.

Tytuł:: Opracowanie dydaktyczne układu sterowania i kontroli parametrów pracy kotła parowego z zastosowaniem sterownika programowalnego
Didactic Development of Control System and Monitoring of Steam Boiler Operation Parameters Using a Programmable Controller
Autorzy:: LIPIŃSKI, SEWERYN
OLKOWSKI, TOMASZ
PYCH, PATRYK
Powiązania:: https://bibliotekanauki.pl/articles/456290.pdf
Data publikacji:: 2018
Wydawca:: Uniwersytet Rzeszowski
Tematy:: opracowanie dydaktyczne
sterownik programowalny
kocioł parowy
sterowanie i kontrola parametrów pracy
didactic preparation
programmable controller
steam boiler
control and monitoring of work parameters
Opis:: W artykule podjęto temat opracowania układu sterowania i kontroli parametrów pracy kotła parowego z wykorzystaniem sterownika programowalnego. Podstawowym założeniem projektu była jego przydatność dydaktyczna. Stąd pomysł, by zaprezentować możliwość automatyzacji wspomnianego układu na istniejącym stanowisku laboratoryjnym – z łatwą dostępnością oraz widocznością elementów składowych. Drugim założeniem wstępnym było osiągnięcie możliwie największego poziomu zautomatyzowania projektowanego układu. System został opracowany dla sterownika programowalnego LOGO! firmy Siemens, z wykorzystaniem darmowego oprogramowania LOGO! Soft Comfort, pozwalającego m.in. na łatwą symulację projektowanych układów sterowania, co jest szczególnie istotne w kontekście dydaktycznym.
The work deals with the development of control system and monitoring of steam boiler op-eration parameters using a programmable controller. The basic assumption of the project was its didactic usefulness. Hence the idea to present the possibility of automation of the system on an existing laboratory stand – with easy accessibility and visibility of constituent elements. The sec-ond preliminary assumption was to achieve the highest possible level of automation of the designed system. The system has been developed for the LOGO! programmable controller by Siemens, using the free LOGO! Soft Comfort environment, allowing, among other things, for an easy simulation of designed control systems, which is especially important in the didactic context.
Źródło:: Edukacja-Technika-Informatyka; 2018, 9, 2; 304-310
2080-9069
Pojawia się w:: Edukacja-Technika-Informatyka
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 27.

Tytuł:: Implementacja sprzętowa algorytmu MD5 w układach FPGA z użyciem mikroprogramowanego układu sterującego
Hardware implementation of MD5 algorithm in FPGAs using compositional microprogram control unit
Autorzy:: Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:: https://bibliotekanauki.pl/articles/155117.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: mikroprogramowany układ sterujący
osadzony blok pamięci
algorytm MD5
FPGA
MD5
compositional microprogram control unit (CMCU)
field programmable gate array (FPGA)
Embedded Memory Block
Opis:: W artykule przedstawiona została koncepcja implementacji sprzętowej algorytmu MD5 z wykorzystaniem mikroprogramowanego układu sterującego. Cechą charakterystyczną rozwiązania jest wykorzystanie osadzonych bloków pamięci do realizacji układu sterującego. Przedstawione rozwiązanie jest przeznaczone przede wszystkim do realizacji w układach FPGA. W artykule przedstawione zostały wyniki syntezy kilku wybranych struktur układów mikroprogramowanych. Otrzymane wyniki zostały porównane do typowej realizacji w postaci automatu Moore'a.
The paper presents an example of application of Compositional Microprogram Control Unit (CMCU) to hardware implementation of MD5 algorithm. The MD5 algorithm is a widely used hash function with a 128-bit hash value. MD5 is used in many security applications, for example to hash passwords in FreeBSD operating system [14]. MD5 is also commonly used to check the integrity of files. MD5 was designed by Ron Rivest in 1991 [10]. Other similar algorithms are SHA [7] and RIPEMD [6]. The hardware implementation of MD5 in FPGAs is usually based on embedded memory blocks (EMB) because the algorithm uses a lot of constants during calculations [8]. In the paper the authors present an alternative solution in which constants are generated by CMCU (Fig. 3) circuit. The CMCU is also based on EMB. It can generate constants for MD5 and also signals for other tasks. The research results show that CMCU requires less hardware amount when compared to traditional Moore FSM (Tab. 1). The results were obtained using Xilinx ISE 12.1 and Xilinx Spartan-3 (xc3s50-5pq208) [13]. The models of control units were generated by the authors' software.
Źródło:: Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 868-870
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 28.

Tytuł:: Bezpieczna platforma sprzętowa dla aplikacji opisanych w języku FBD
Safety execution framework for FB applications
Autorzy:: Śnieżek, M.
Powiązania:: https://bibliotekanauki.pl/articles/156270.pdf
Data publikacji:: 2005
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: sterowanie bezpieczne
sterownik logiczny
PLC
język bloków funkcyjnych
formalna weryfikacja
safety related control
Safety Integrity Level 3
Function Block Diagrams
software verification
programmable logic controller
Opis:: W pracy przedstawiono programowalny sterownik logiczny, zachowujący się w sposób bezpieczny. Zachowanie to obejmuje normalną pracę, podczas której wymaga się poprawnego sterowania, jak również stan awarii, w którym wyjścia muszą być automatycznie wyzerowane. Algorytm sterowania jest opisany metodą bloków funkcyjnych FBD i SFC zgodną z normą IEC-61131. Zastosowana architektura sprzętowa sprzyja podzieleniu oprogramowania na dwie części. Pierwsza część - stała, niezależna od aplikacji - obejmuje bibliotekę bloków funkcyjnych. część druga - zmienna, bezpośrednio zależna od aplikacji - zawiera strukturę połączeń bloków. Obydwie części są wykonywane przez osobne procesory. Do badania poprawności stałej części programu zaproponowano formalną metodę wykorzystującą logikę wyższego rzędu HOL. Część zamienną bada się stosując metodę zróżnicowanej retranslacji.
To architecturally support the programming of safety related control applications in the graphical language Function Block Diagram and the verification of such software meeting the requirements of safety Integrity level 3, a dedicated, low complexity execution platform is presented. Its hardware is fault detecting to immediately initiate emegrency shut-downs in case of malfunctions. By design, there is no semantic gap between the programming and machine execution levels, enabling the safety licensing of application software by extremely simple, but rigorous methods, viz., diverse back translation and inspection. Operating in strictly periodic fashion, the platform exhibits fully predictable real time behaviour.
Źródło:: Pomiary Automatyka Kontrola; 2005, R. 51, nr 1, 1; 31-33
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 29.

Tytuł:: Realizacja programowa algorytmów filtracji, estymacji i sterowania w PLC/PAC
The software implementation of filtering, estimation and control algorithms in PLC / PAC
Autorzy:: Tarnawski, J.
Powiązania:: https://bibliotekanauki.pl/articles/276853.pdf
Data publikacji:: 2013
Wydawca:: Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:: sterowniki programowalne PLC/PAC
dyskretne algorytmy sterowania
strojenie i weryfikacja oprogramowania
estymacja RLS_FF
programmable logic controller (PLC)
discrete control algorithms
tuning and verification of software
estimation RLS_FF
Opis:: Sterowniki programowalne PLC (ang. Programmable Logic Controller) są główną przemysłową platformą implementacji algorytmów sterowania bezpośredniego. Standardowo producenci PLC dostarczają programistom jedynie podstawowe, najprostsze metody sterowania. Wraz z rozwojem sterowników PLC oraz ich następców PAC (ang. Programmable Automation Controller) pojawiły się zwiększone możliwości obliczeniowe i pamięciowe tych urządzeń oraz pełniejsza implementacja języków programowania określonych w normie IEC-61131-3. PLC i PAC mają obecnie moc obliczeniową i dostępną pamięć odpowiadającą komputerom osobistym PC sprzed kilku lat, można je programować również w językach wysokiego poziomu stosując zmienne zdefiniowane w postaci macierzowej. Uwzględniając pewne ograniczenia i specyfikę działania PLC oraz PAC można w tych urządzeniach zaimplementować wiele zdyskretyzowanych algorytmów sterowania, estymacji czy filtracji. Pomimo niewątpliwych potencjalnych korzyści wynikających ze stosowania zaawansowanych metod w warstwie sterowania bezpośredniego, temat ten w literaturze jest skromnie reprezentowany. W artykule prezentowane jest podejście do programowania algorytmów filtracji, estymacji i sterowania, opisanych równaniami różnicowymi. Przedstawiono metodykę budowy oprogramowania dla PLC/PAC. Dla zilustrowania procesu implementacji algorytmu z pogranicza filtracji i estymacji wykorzystano metodę najmniejszych kwadratów ze współczynnikiem zapominania RLS_FF.
PLCs (Programmable Logic Controllers) are the main industrial platform for the implementation of direct control algorithms. PLC producers provide to programmers only basic, simple control methods. With the development of PLC and their successors (Programmable Automation Controller - PAC) appeared increased CPU and memory capabilities of the equipment and fuller implementation of programming languages defined in the standard IEC-61131-3. PLCs and PACs now have the computing power and memory of the personal computer PC a few years ago, they can also be programmed in high level languages using the variables in the form of a matrix. Taking into account the limitations and specifics of the PLC and PAC in these devices it is possible to implement almost any discrete control, estimation and filtering algorithm. This paper presents an approach to programming filtering, estimation and control algorithms defined by differential equations. The methodology of software development for PLC / PAC is presented. For presentation of implementation process of filtering and estimation algorithm least squares with forgetting factor (RLS_FF) is used.
Źródło:: Pomiary Automatyka Robotyka; 2013, 17, 5; 100-107
1427-9126
Pojawia się w:: Pomiary Automatyka Robotyka
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 30.

Tytuł:: Ocena bezpieczeństwa funkcjonalnego systemów sterowania i zabezpieczeń
Functional safety assessment of the control and protection systems
Autorzy:: Kosmowski, K.
Kozyra, M.
Śliwiński, M.
Powiązania:: https://bibliotekanauki.pl/articles/152016.pdf
Data publikacji:: 2003
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: bezpieczeństwo funkcjonalne
niezawodność
systemy elektryczne
systemy sterowania i zabezpieczeń
elektroniczne i elektryczne programowalne systemy
functional safety
reliability
electrical systems
electronic systems
programmable electronic systems
control systems
protection systems
Opis:: W niniejszym artykule przedstawia się wybrane zagadnienia związane z oceną bezpieczeństwa funkcjonalnego w nawiązaniu do normy międzynarodowej IEC 61508. Podkreśla się znaczenie ilościowego modelowania probabilistycznego systemów elektrycznych, elektronicznych i programowalnych elektronicznych (E/E/EP). Ilustruje się wyznaczanie poziomu nienaruszalności bezpieczeństwa dla dwóch przykałdowych systemów sterowania i zabezpieczeń. Podkreśla się również znaczenie założeń i wartości parametrów przyjmowanych w analizach . W związku z kłopotami interpretacyjnymi i trudnościami stosowania normy IEC 61508 podkresla się znaczenie opracowania zasad przewodnich, które ułatwiają wdrażanie racjonalnych ekonomicznie rozwiązań bezpieczeństwa funkcjonalnego w praktyce.
In this paper selected issues related to functional safety assessment in relation to international standard IEC 61508 are presented. The significance of quantitative probabilistic modelling of electrical, electronic, programmable electronic (E/E/PE) systems is emphasised. Determinig the safety integrity level of control and protection systems is illustrated on two examples. The meaning of assumptions and values of parameters in analyses is also emphasised. Due to difficulties in interpreting and using the standard IEC 61508, the significance of elaborating the guiding principles that will make easier to develop economically rational solutions of functional safety in practice is emphasised.
Źródło:: Pomiary Automatyka Kontrola; 2003, R. 49, nr 12, 12; 23-27
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 31.

Tytuł:: Komputerowy symulator obiektu przeznaczony do testowania oprogramowania sterowników PLC
An object simulator for PLC software testing
Autorzy:: Kulisz, J.
Czerwiński, R.
Mocha, J.
Chmiel, M.
Powiązania:: https://bibliotekanauki.pl/articles/156583.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: sterowanie procesami przemysłowymi
programowalne sterowniki logiczne PLC
uruchamianie oprogramowania
testowanie oprogramowania
symulatory procesów
inżynieria oprogramowania
industrial control
programmable logic controller (PLC)
program diagnostics
debugging
simulation
process simulators
software engineering
software productivity
Opis:: W artykule przedstawiono koncepcję programowego symulatora obiektu sterowania przeznaczonego do uruchamiania i testowania oprogramowania dla sterowników PLC. Symulator emuluje zachowanie fizycznego obiektu przemysłowego i komunikuje się ze sterownikiem za pośrednictwem karty wejścia-wyjścia podłączanej do komputera. Pozwala on na przetestowanie tworzonej aplikacji bez udziału fizycznego obiektu, dzięki czemu znacząco przyspiesza proces tworzenia, uruchamiania oraz testowania oprogramowania.
The paper discusses hardware and software tools used to support program testing and verification of Programmable Logic Controllers (PLC). Three main ideas of tools supporting PLC application development are presented: software PLC simulators (Fig. 1), software PLC simulators with software object simulators (Fig. 2), and software object simulators with a hardware PLC (Fig. 4). The last idea is discussed wider in the paper. The authors propose a new concept of the tool for supporting PLC program testing - an object simulator which is a separate device. The simulator consists of a PC equipped with an appropriate I/O card, and an object simulator program running on the PC. The object simulator program is responsible for emulating behavior of an industrial object, and providing appropriate visualization of its operation, enabling also the PLC programmer to simulate object faults. The PC does not communicate with the PLC using a network interface, but through physical I/Os of the PLC. The simulator is thus capable of testing the most of functionality built in PLC I/O modules, and time-critical functions, e. g. interrupts. The proposed concept of an object simulator can provide a reliable substitute for a physical object, and thus a significant part of software tests can be performed with use of the simulator. This can significantly facilitate and accelerate development of the application.
Źródło:: Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 3-5
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 32.

Tytuł:: Reduction in the number of LUT elements for control units with code sharing
Autorzy:: Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:: https://bibliotekanauki.pl/articles/908135.pdf
Data publikacji:: 2010
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:: mikroprogramowany układ sterujący
współdzielenie kodów
układ programowalny
tablica przeglądowa
field programmable gate array (FPGA)
lookup table
design
Embedded Memory Block
compositional microprogram control unit (CMCU)
code sharing
operational linear chain
Opis:: Two methods are proposed targeted at reduction in the number of look-up table elements in logic circuits of compositional microprogram control units (CMCUs) with code sharing. The methods assume the application of field-programmable gate arrays for the implementation of the combinational part of the CMCU, whereas embedded-memory blocks are used for implementation of its control memory. Both methods are based on the existence of classes of pseudoequivalent operational linear chains in a microprogram to be implemented. Conditions for the application of the proposed methods and examples of design are shown. Results of conducted experiments are given.
Źródło:: International Journal of Applied Mathematics and Computer Science; 2010, 20, 4; 751-761
1641-876X
2083-8492
Pojawia się w:: International Journal of Applied Mathematics and Computer Science
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 33.

Tytuł:: Mikroprogramowany układ sterujący z współdzieleniem kodów oraz mikroinstrukcjami sterującymi
Compositional microprogram control unit with code sharing and control microinstructions
Autorzy:: Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:: https://bibliotekanauki.pl/articles/154793.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: mikroprogramowany układ sterujący
współdzielenie kodów
łańcuch bloków operacyjnych
tabela LUT
osadzony blok pamięci
compositional microprogram control unit (CMCU)
code sharing
operational linear chain
field programmable gate array (FPGA)
lookup table
design
Embedded Memory Block
Opis:: W artykule przedstawiona została metoda syntezy umożliwiająca zmniejszenie liczby tablic LUT potrzebnych do realizacji układu mikroprogramowanego z współdzieleniem kodów. Metoda jest przeznaczona dla układów FPGA z osadzonymi blokami pamięci. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca z użyciem osadzonych bloków pamięci. Redukcję liczby tablic LUT osiągnięto dzięki wykorzystaniu klas łańcuchów pseudorównoważnych. W artykule przedstawiono przykład zastosowania proponowanej metody oraz rezultaty eksperymentów.
The paper presents new research results of synthesis of Composi-tional Microprogram Control Unit (CMCU) with Codes Sharing. The method allows reduction of look-up table elements in the combina-tional part of the control unit. The method assumes application of field-programmable gate arrays for implementation of the combinational part, whereas embedded-memory blocks are used for implementation of its control memory. Programmable logic devices are nowadays widely used for implementation of Control Units (CU) [16, 18]. The problem of the CU optimisation is still actual in computer science and it solution permits to decrease the cost of the system [17]. The proposed method is oriented on reduction of hardware amount of CMCU addressing circuit by placing codes of classes of pseudoequivalent states in the control memory. These classes are formed by division of the set of Operational Linear Chains (OLC) into partitions which correspond to pseudoequivalent states of Moore FSM [4]. The research results show that application of the method to tested control algorithms gives on average 50% decrease in hardware amount when compared to CMCU based structure (Tab. 2). The results were obtained using Xilinx ISE. The models of control units were generated by the authors' software using the control algorithms from [15].
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 780-783
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 34.

Tytuł:: Implementacja algorytmu regulacji predykcyjnej MPC w sterownikach programowalnych
Implementation of Predictive Control Algorithm in Programmable Logic Controllers
Autorzy:: Tarnawski, J.
Powiązania:: https://bibliotekanauki.pl/articles/277424.pdf
Data publikacji:: 2013
Wydawca:: Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:: hierarchiczny model systemu sterowania
zaawansowane algorytmy sterowania
regulacja predykcyjna MPC
sterowniki programowalne
norma IEC 61131-3
ograniczenia platformy PLC
proces implementacji algorytmu regulatora MPC
weryfikacja w pętli sprzętowej
hierarchical control system
advanced control algorithms
model predictive control
programmable logic controller (PLC)
norm IEC-61131-3
PLC programming limits
process of MPC implementation
verification in hardware-in-the-loop
Opis:: Sterowniki programowalne PLC (ang. Programmable Logic Controllers) są główną przemysłową platformą implementacji algorytmów sterowania bezpośredniego. Standardowo producenci PLC udostępniają programistom jedynie podstawowe algorytmy sterowania. W niniejszym artykule rozważana jest implementacja w PLC zaawansowanej metody sterowania - algorytmu MAC/MPC (ang. Model Algorithmic Control/Model Predictive Control) ze względu na jego walory użytkowe oraz stosunkowo złożony proces implementacji. Regulacja MPC może być implementowana również w warstwie nadrzędnej hierarchicznego modelu systemu sterowania, dlatego prezentowany jest cały model. W artykule opisano proces weryfikacji regulatora MPC zaimplementowanego w PLC w warunkach pętli sprzętowej. Badane są czasy wykonania jednej iteracji regulatora oraz wymagania wobec wielkości pamięci PLC dla konkretnych parametrów regulatora, co może być wykorzystane do szacowania stosowalności na innych platformach i przydatności do sterowania konkretnymi obiektami. Właściwości regulatorów MPC są niedostępne dla klasycznych regulatorów (klasy PID wraz z modyfikacjami i rozwinięciami), zatem implementacja regulacji MPC w PLC istotnie rozwija możliwości sterowania na tej platformie.
PLCs (Programmable Logic Controllers) are the main industrial platform for the implementation of control algorithms. PLC manufacturers provide for programmers only basic control algorithms. With the development of PLC and their successors (Programmable Automation Controller - PAC) appeared increased CPU and memory capabilities of the equipment and fuller implementation of programming languages defined in the standard IEC-61131-3. PLCs and PACs now have the computing power and memory of the personal computer PC a few years ago, they can also be programmed in high level languages using matrix operations. Currently, PLC and PAC allow implementation of almost any discrete control algorithm. In this article it is considered the implementation of advanced control method - the algorithm MAC/MPC (Model Algorithmic Control/Model Predictive Control) due to its usability and for the presentation of the implementation process. MPC can be implemented also in the supervisory layer of hierarchical model of the control system, so the whole model is presented. Verification process of implemented MPC controller in the PLC with hardware-in-a-loop structure is presented. Results of cycle durations and memory requirements tests can be used to estimate the applicability of MPC controller on other platforms and for particular objects. Properties of MPC controllers are not available for the classic PLC controllers (PID class with modifications and expansions), therefore, the implementation of MPC in the PLC significantly expands the control capabilities of this platform.
Źródło:: Pomiary Automatyka Robotyka; 2013, 17, 6; 100-107
1427-9126
Pojawia się w:: Pomiary Automatyka Robotyka
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Informacja

Wyszukujesz frazę "programmable control" wg kryterium: Temat

Źródło danych

Dostawca treści

Kolekcja

Rok wydania

Wydawca

Temat

Autor

Typ dokumentu

Język