Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "procesor" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Podbaza

Wyrównaj
Wyświetlanie 1-50 z 51
Tytuł:
Integracja narzędzi przetwarzania sygnałów pakietu MATLAB/Simulink oraz środowiska CoDeveloper w projektowaniu aplikacji wbudowanych z użyciem FPGA
Integration of MATLAB/Simulink signal processing with CoDeveloper FPGA C based programming tool for embedded system design
Autorzy:
Garncarek, S.
Olech, B.
Powiązania:
https://bibliotekanauki.pl/articles/154734.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
rekonfigurowalne tablice logiczne
systemy wbudowane
procesor konwergentny
FPGA
embedded systems
convergent procesor
Opis:
Celem prezentowanej pracy była analiza wykonalności, a następnie zaprojektowanie, implementacja i przetestowanie oryginalnego oprogramowania wpierającego proces projektowania systemów wbudowanych. Chodziło o możliwość połączenia zalet oprogramowania narzędziowego szybkiego wytwarzania aplikacji rekonfigurowalnych (CoDeveloper; Impulse) z możliwościami narzędzi graficznego projektowania i obrazowania (MATLAB/Simulink). Założony cel został osiągnięty.
Computation platforms of embedded systems evolved, from being based on traditional microcontrollers and signal processors separately, to complex systems built with FPGA devices [1, 2]. However, complexity of hardware description languages and hardware skills requirements were the major limitations of generalization of these naturally evolved platforms in embedded systems design. The solution was to create tools that could give software developers a possibility to use the potential of programmable logic devices without considerable knowledge of hardware and hardware description languages [5]. This work presents an idea of bridging two different design tools; CoDeveloper [9] and MATLAB/Simulink [8] in context convergent processor paradigm [3, 4]. As the result, virtually new environment (Integrating Application) for devel-opment, simulation and verification of digital signal processing algorithms in embedded system domain was created. Fig. 1 shows the block diagram of Integrating Application structure in which it is possible to exchange data in real time with reconfigurable embedded system hardware being under development. Connection of these two tools allows getting additional features that support development process, and which are beyond the basic sum of features originally offered by these tools separately. Smulink models can represent Impulse C models, to mention the one characteristic.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 761-764
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Aplikacja wspomagająca projektowanie struktury procesorów programowalnych w układach FPGA
FPGA soft processor design tool
Autorzy:
Kapruziak, M.
Powiązania:
https://bibliotekanauki.pl/articles/154775.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor programowalny
FPGA
soft processor
Opis:
Przejście z implementacji systemu na mikroprocesorze do wykorzystania układu FPGA jest często trudne. Zazwyczaj nie opłaca się poświęcenie czasu na przepisanie kodu już zaimplementowanych algorytmów. Skuteczniejszym rozwiązaniem jest przeniesienie samej struktury oryginalnego procesora do wnętrza układu FPGA. Zadanie przeniesienia struktury można częściowo zautomatyzować i przyspieszyć proponując właściwą aplikację wspomagającą. Aplikacja taka mogłaby także być efektywną pomocą dydaktyczną do prezentacji i eksperymentowania na różnych architekturach komputerów. W artykule przedstawiono propozycją właśnie takiej aplikacji.
While improving current projects, transition form microprocessor based system to FPGA is often not straightforward. Time spent on code rewriting is not usually considered cost-effective. It seems to be more effective to implement the structure of a considered processor directly on FPGA and transfer the code unmodified. The task of cloning a real processor into FPGA structure could be partly automated and shortened by the right programming environment. Such environment could also serve as a helpful and efficient teaching tool, allowing students to see architecture at work and experiment with its own modifications. In the paper such an environment is presented. It is partially inspired by LISA project [1], but opposed to that the author tries not to put a user too far away from the resulting code. This environment is rather a time-saving code generator for schematical tasks (Fig. 1). As such, it allows defining the general structure of the resulting Verilog code (Fig. 3) and the parameters for ALU, control unit and bus address space (Figs. 4, 5, 6). Figs. 7 and 8 show examples of the resulting codes. The application is currently mainly used for teaching purposes but is planned to be developed to help in automatic project transformation from microcontrollers to FPGA SoC designs.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 758-760
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Mikroprocesor PicoBlaze na platformie CPLD w dydaktyce systemów wbudowanych
PicoBlaze microprocessor CPLD implementation for teaching embedded systems
Autorzy:
Łazoryszczak, M.
Powiązania:
https://bibliotekanauki.pl/articles/156507.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor programowy
CPLD
soft processor
Opis:
W artykule przedstawiono wybrane aspekty implementacji mikroprocesora PicoBlaze na platformie uruchomieniowej CoolRunner-II CPLD Starter Kit. Szczególną uwagę poświęcono obsłudze portów wejścia/wyjścia, a także wykorzystaniu elementów wbudowanych w platformę, uwzględniając także zewnętrzne moduły rozszerzające. Ograniczenia zasobów układu CPLD wymagają praktycznego zastosowania dekompozycji funkcjonalnej systemu. Jako przykłady aplikacji przedstawiono sterowanie diodami oraz wbudowanym wyświetlaczem siedmiosegmentowym.
In this paper selected aspects of soft processor implementation in CPLD platform are presented. The processor considered here is PicoBlaze. The code of this model is available from Xilinx after registration. The hardware platform is CoolRunner-II CPLD Starter Kit. It is possible to extend simply the base configuration of the board with number of additional modules called Pmods (Fig. 1). The paper presents the main features of PicoBlaze from the teaching of embedded systems point of view. A few paragraphs show the organization of I/O ports and possibilities of their modifications (Fig. 2). Next the main flow of project files is shown (Fig. 3) including compilation and implementation processes. There are three applications used for compare purposes. The first one is the empty loop, the second one is "moving" LED and the third one is seven segment display control. The sample way of modifying selected project files in order to change available I/O ports is presented. Fig. 5 shows the RTL level schematic of the system running LED display control application with particular emphasis on I/O handling. The limitations of implementations as well as advantages of the proposed approach are shown. The main advantage for teaching embedded systems is necessity of common hardware and software design in case of adapting to the platform constraints.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 638-640
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ocena wydajności procesorów wbudowanych w układy FPGA
Evaluation of performance of processors embedded in FPGAs systems
Autorzy:
Sondej, T.
Zagoździński, L.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/208418.pdf
Data publikacji:
2006
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
układy cyfrowe
procesor sprzętowy
procesor programowy
benchmark
system-on-chip
FPGA
digital systems
hard-processor
soft-processor
Opis:
W artykule przedstawiono ocenę wydajności sprzętowego (PowerPC) i programowego (MicroBlaze) procesora, wbudowanego w układ FPGA typu Virtex-4 firmy Xilinx. Uzyskane miary wydajności zestawiono z wynikami uzyskanymi dla procesorów autonomicznych typu ARM i DSP. Opisane szczegółowe porównanie procesorów wbudowanych w układ FPGA może pomóc projektantowi w wyborze sprzętowego lub programowego procesora dla różnych aplikacji oraz daje ogólną ich ocenę w porównaniu z procesorami autonomicznymi. Badania wydajności przeprowadzono na dwa sposoby: pierwszy dotyczył testów dla jednakowej częstotliwości pracy zegara (100 MHz) i różnych konfiguracji pamięci, natomiast drugi przeprowadzono dla częstotliwości maksymalnych.
This paper describes a simple, yet effective and convenient method for evaluation of the computing performance of hard- and soft-processor (PowerPC and Micro-Blaze, respectively) embedded in Virtex-4 FPGA from Xilinx. Experimental results have been compared with standalone ARM and DSP microprocessors. Detailed comparison of the performance of both processors is presented to help designers to choose between the hard- and soft-processor in different applications. This comparison has been performed in twofold way: the PowerPC and Micro-Blaze cores have been tested at the same clock frequency (100 MHz) for some available configurations of the memory subsystem, and maximum performance factors of both cores have been measured using maximum clock speed.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2006, 55, sp.; 27-42
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zintegrowany odbiornik cyfrowy spektrometru EPR
Integrated Digital Receiver for the EPR Spectrometer
Autorzy:
Froncisz, W.
Gurbiel, R.
Kasperek, J.
Kozioł, J.
Kucharzyk, M.
Rajda, P. J.
Powiązania:
https://bibliotekanauki.pl/articles/155675.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPGA
procesor wbudowany
PowerPC
EPR
embedded processor
Opis:
W pracy przedstawiono koncepcję zintegrowanego, cyfrowego odbiornika spektrometru EPR (elektronowego rezonansu paramagnetycznego), przeznaczoną do realizacji w technologii SoC na platformie Virtex-II Pro. Krótko opisano środowisko eksperymentu EPR, skupiając się na interesujących aspektach projektu, m.in. wykorzystaniu wbudowanego procesora. Zaprezentowano budowę całego systemu przetwarzania danych, składającego się z: interfejsu szybkiego przetwornika analogowo-cyfrowego, jednostki wstępnego przetwarzania (akumulacji) danych oraz wbudowanego procesora PowerPC 405, realizującego końcową obróbkę danych. Omówiono interesujące szczegóły konstrukcyjne interfejsu przetwornika, strukturę bloku wstępnej akumulacji danych, blok sterownika oraz podsystem sygnałów zegarowych. Przedstawiono także architekturę nadrzędnego systemu procesorowego, opartego na mikroprocesorze PowerPC. Opisano metodologię i wykorzystane narzędzia projektowe, jak również sposób weryfikacji układu i wyniki testów.
The paper describes a design of an integrated digital receiver for the Electron Paramagnetic Resonance spectrometer. The design, based on a SoC technology, utilizes the PowerPC processor embedded in the Virtex-II Pro FPGA. Description shortly introduces an experimental environment (Fig. 1), focusing on interesting FPGA design issues. Two concepts of the device are presented. The first one was developed with the use of DSP (Fig. 2), and another includes an embedded microprocessor (Fig. 3). The design of FPGA includes a digital interface for fast, 800Msps analog-to-digital converter. Another important part of the design is a digital signal preprocessing unit, allowing fast, multiple data accumulation for separation weak signals from the noise. There are also given some details on construction of dual-ported accumulation buffers, accumulation controller and clocking system. Additionally the unit provides some means to control the remaining part of a measurement device as well as the pulse stimulation generator.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 89-91
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ocena percepcji mowy w funkcji zaprogramowanej ilości maksimów spektralnych u pacjentów dorosłych z implantem ślimakowym
Autorzy:
Stieler, Olgierd
Obrębowska, Zofia
Powiązania:
https://bibliotekanauki.pl/articles/1398741.pdf
Data publikacji:
2008
Wydawca:
Index Copernicus International
Tematy:
wszczep ślimakowy
procesor mowy
maksima spektralne
zrozumiałość mowy
Opis:
Subjects. 11 adults cochlear implant users, age since 18 till 70 years old (mean 43); 6 male and 5 female; diagnosis-postlingual deafness; used CI over 3 years. Method. The aim of study was evaluation of an optimal number of spectral speech coding maxima. The speech audiometry in free fi eld for programmed 8, 10 and 12 spectral maxima and subjective evaluation of quality of speech perception in different acoustic environmental were performed. Results. Results of the study showed the better speech intelligibility for programmed 8 (approx. 54%) and 10 spectral maxima (27%). Conclusion. The number of speech spectral maxima over 10 is not necessary to increasing of speech intelligibility. In the BTE (behind the ear) speech processor the power consumtion were important reduced for 8 spectral maxima. Application of 810 number of maxima is optimal in fi rst session (switch-on) programming of speech processor.
Źródło:
Polish Journal of Otolaryngology; 2008, 62, 6; 769-772
0030-6657
2300-8423
Pojawia się w:
Polish Journal of Otolaryngology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System impedancyjnej tomografii komputerowej bazujący na procesorze sygnałowym o niskim poborze mocy
Electrical impedance tomography hardware system based on low power digital signal processor
Autorzy:
Olchowy, D.
Powiązania:
https://bibliotekanauki.pl/articles/408602.pdf
Data publikacji:
2013
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
tomografia impedancyjna
procesor sygnałowy
electrical impedance tomography
digital signal processor
Opis:
Artykuł zawiera opis rozwiązania systemu pomiarowego tomografii impedancyjnej bazującego na procesorze sygnałowym o niskim poborze mocy.
Article contains description of the measurement system electrical impedance tomography solutions based on digital signal processor with low power consumption.
Źródło:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2013, 3; 57-58
2083-0157
2391-6761
Pojawia się w:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Akceleracja obliczeń kryptograficznych z wykorzystaniem procesorów GPU
Powiązania:
Studia Bezpieczeństwa Narodowego 2014, nr 6, s. 341-357
Współwytwórcy:
Bęza, Patryk. Autor
Gocławski, Jakub. Autor
Mral, Paweł. Autor
Sapiecha, Piotr. Autor
Buda, Michał. Autor
Data publikacji:
2014
Tematy:
Kryptologia
Szyfry
Procesor graficzny (GPU)
Artykuł z czasopisma naukowego
Opis:
Bibliografia, netografia na stronach 355-357.
Dostawca treści:
Bibliografia CBW
Artykuł
Tytuł:
Procesor energii w energetyce
Autorzy:
Orłowski, Z.
Gałka, T.
Powiązania:
https://bibliotekanauki.pl/articles/329476.pdf
Data publikacji:
2000
Wydawca:
Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
Tematy:
energetyka
procesor energii
drgania
wnioskowanie diagnostyczne
engineering
energy processor
vibration
diagnostic
Opis:
Podstawą ilościowego wnioskowania diagnostycznego jest porównanie aktualnego poziomu drgań z wartościami kryterialnymi, zwłaszcza wartością graniczną: stwierdzenie jej przekroczenia pozwala na podejmowanie decyzji dotyczących dalszej eksploatacji. Aby decyzje te byty uzasadnione, konieczna jest oczywiście wiarygodna metoda określania granicznych poziomów drgań.
Źródło:
Diagnostyka; 2000, 23; 61-64
1641-6414
2449-5220
Pojawia się w:
Diagnostyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Porting of finite element integration algorithm to Xeon Phi coprocessor-based HPC architectures
Autorzy:
Krużel, Filip
Banaś, Krzysztof
Iacomo, Mauro
Powiązania:
https://bibliotekanauki.pl/articles/38704636.pdf
Data publikacji:
2023
Wydawca:
Instytut Podstawowych Problemów Techniki PAN
Tematy:
CPU
optimization
parallelization
vectorization
Intel Xeon Phi
procesor
optymalizacja
równoległość
wektoryzacja
Opis:
In the present article, we describe the implementation of the finite element numerical integration algorithm for the Xeon Phi coprocessor. The coprocessor was an extension of the many-core specialized unit for calculations, and its performance was comparable with the corresponding GPUs. Its main advantages were the built-in 512-bit vector registers and the ease of transferring existing codes from traditional x86 architectures. In the article, we move the code developed for a standard CPU to the coprocessor. We compareits performance with our OpenCL implementation of the numerical integration algorithm, previously developed for GPUs. The GPU code is tuned to fit into a coprocessor by ourauto-tuning mechanism. Tests included two types of tasks to solve, using two types of approximation and two types of elements. The obtained timing results allow comparing the performance of highly optimized CPU and GPU codes with a Xeon Phi coprocessor performance. This article answers whether such massively parallel architectures perform better using the CPU or GPU programming method. Furthermore, we have compared the Xeon Phi architecture and the latest available Intel’s i9 13900K CPU when writing this article. This comparison determines if the old Xeon Phi architecture remains competitive in today’s computing landscape. Our findings provide valuable insights for selectingthe most suitable hardware for numerical computations and the appropriate algorithmic design.
Źródło:
Computer Assisted Methods in Engineering and Science; 2023, 30, 4; 427-459
2299-3649
Pojawia się w:
Computer Assisted Methods in Engineering and Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Model symulacyjny i eksperymentalny zasilacza UPS z możliwością aktywnej kompensacji równoległej
Simulation and experimental model of power electronics UPS converter with the possibility of active parallel compensation
Autorzy:
Krystkowiak, M.
Ciepliński, Ł.
Powiązania:
https://bibliotekanauki.pl/articles/377922.pdf
Data publikacji:
2018
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
przesunięcie fazowe
wyższe harmoniczne
struktura VFI
zasilacz UPS
procesor sygnałowy
Opis:
W artykule zaprezentowano strukturę oraz zasadę działania opracowanej koncepcji zasilacza UPS charakteryzującego się dodatkową możliwością aktywnej kompensacji równoległej, co jest zasadniczą różnicą w stosunku do powszechnie spotykanych tego typu urządzeń na rynku. Opisano zarówno model symulacyjny, jak wybrane podzespoły części silnoprądowej oraz sterującej układu eksperymentalnego (będącego jeszcze w fazie budowy). Autorzy przedstawią również wybrane wyniki badań obu modeli dla wybranych warunków pracy.
In the article the elaborated simulation and exprimental model of the power electronics UPS converter with the possibility of active parallel compensation was described. The power circuits, control algorithms and the principle of working of presented UPS structure were presented. Also the chosen simulation and experimental results for chosen points were analyzed.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2018, 95; 19-26
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Symulacja stanów pracy układu elektrycznego z wykorzystaniem symulatora opartego na procesorze sygnałowym
Operating states simulation of the electric system using the simulator based on the DSP
Autorzy:
Fajfer, M.
Powiązania:
https://bibliotekanauki.pl/articles/378007.pdf
Data publikacji:
2014
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
symulator pracujący w czasie rzeczywistym
procesor DSP
symulacja układów elektrycznych
Opis:
W artykule przedstawiono wyniki symulacji stanów pracy przykładowego układu elektrycznego z wykorzystaniem symulatora, opartego na procesorze sygnałowym. Jest to rodzaj symulatora układu elektrycznego pracującego w czasie rzeczywistym. Analizowano stany ustalone oraz stany przejściowe. Symulacja dotyczyła załączenia odbiornika przy zerowych warunkach początkowych. Rozpatrywano również stan pracy układu podczas jednofazowego zwarcia przemijającego. Zaprezentowano oscylogramy napięć węzłowych układu oraz prądy występujące w stanie ustalonym i stanach przejściowych, jakie zostały zarejestrowane podczas pracy symulatora. Uzyskane wyniki eksperymentu porównano z wynikami uzyskanymi za pośrednictwem pakietu symulacyjnego Matlab. Zastosowano metodę symulacji, którą wykorzystuje się w implementacjach dyskretnych modeli matematycznych złożonych układów w symulatorach pracujących w czasie rzeczywistym. Podstawową zaletą symulatora jest możliwość jego współpracy z rzeczywistymi urządzeniami (np. regulatorami).
This paper presents results of the operating states simulation exemplary electric circuit with using simulator based on the signal processor. In this article author analyzed steady states and transition states. Simulation to concerned turn on the load with zero initial conditions and transient fault state. Moreover this paper present oscilloscope traces of the nodes voltages and currents steady states and transition states. Experiment results was to compare with results based on the Matlab simulation environment. Proposed simulation method is for implementation of the discrete mathematical models complicated circuits. It is real time simulation. Basic advantage of the simulator is possibility cooperation with real objects (for example regulators).
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2014, 80; 35-46
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System sterowania generatora reluktancyjnego przełączalnego z zastosowaniem procesora sygnałowego i układu FPGA
Control system of switched reluctance generator based on DSP and FPGA
Autorzy:
Bogusz, P.
Korkosz, M.
Powrózek, A.
Powiązania:
https://bibliotekanauki.pl/articles/1367623.pdf
Data publikacji:
2015
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
Tematy:
generator reluktancyjny przełączalny
procesor sygnałowy
układ FPGA
switched reluctance generator
DSP
FPGA
Opis:
In the paper a structure of a control system of four-phase 8/6 switched reluctance generator was presented. The control system was built based on DSP: dSPACE’s DS1104 card and FPGA: XILINX’s evaluation board Spartan 3-AN. DSP and FPGA were coupled together through serial port and proper functions in control process were assigned to them. Exemplary results of laboratory studies as waveforms of voltages and currents were given.
W niniejszej pracy przedstawiono strukturę systemu sterowania czteropasmowego generatora reluktancyjnego przełączalnego 8/6. Układ sterowania zbudowano z zastosowaniem karty DS1104 firmy dSPACE wyposażonej w procesor sygnałowy DSP (ang. Digital Signal Processor) oraz układu programowalnego FPGA (ang. Field Programmable Gate Arrays) – zestaw uruchomieniowy Spartan-3AN firmy XILINX. Oba układy zostały ze sobą sprzęgnięte poprzez port szeregowy i przydzielono im odpowiednie funkcje w procesie sterowania. Zamieszczono przykładowe wyniki badań eksperymentalnych w postaci przebiegów napięć i prądów.
Źródło:
Maszyny Elektryczne: zeszyty problemowe; 2015, 3, 107; 69-73
0239-3646
2084-5618
Pojawia się w:
Maszyny Elektryczne: zeszyty problemowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System przetwarzania i wizualizacji sygnałów szybkozmiennych wykorzystujący proces sygnałowy
System for processing and visualization of high speed signals using signal processor
Autorzy:
Głomb, G.
Borkowski, J.
Mroczka, J.
Powiązania:
https://bibliotekanauki.pl/articles/158348.pdf
Data publikacji:
2004
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
oscyloskop cyfrowy
analizator widma
procesor sygnałowy
FFT
digital oscilloscope
spectrum analyser
signal processor
Opis:
W niniejszej pracy został przedstawiony system przetwarzania i wizualizacji sygnałów szybkozmiennych wykorzystujący procesor syganłowy i komputer PC. Omówiono strukturę poszczególnych bloków tego systemu oraz funkcje jakie realizują. W celu prezentacji funkcjonalności i elastyczności systemu została w nim zaimplementowana aplikacja oscyloskopu cyfrowego z analizatorem widma.
In this paper the system for processing and visualization of high speed signals using signal processor and PC computer was presented. The structure of the system blocks and realized functions were discussed. A block diagram of this system was shown. To present functionality and flexibility of this system the application of the digital oscilloscope with the spectrum analyser was implemented. In a screenshot of the ADLab software that controls the digital oscilloscope on the PC computer was shown.
Źródło:
Pomiary Automatyka Kontrola; 2004, R. 50, nr 7-8, 7-8; 32-34
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Koncepcja nowego komputera pokładowego ECU do sterowania silnikiem pojazdu samochodowego z wykorzystaniem DSP
A new idea of DSP-based ECU computer/combustion engine controller for automotive applications
Autorzy:
Dębowski, L.
Dyrcz, K. P.
Kawaliło, P.
Trzmiel, K.
Włostowski, R.
Wróbel, R.
Powiązania:
https://bibliotekanauki.pl/articles/1807701.pdf
Data publikacji:
2011
Wydawca:
Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:
procesor sygnałowy
sterowanie silnikiem ZS
komputer pokładowy ECU/EDC
system OBDII/EOBD
Opis:
In article the possibility of a new module of central unit with DSP/FPGA elements to car vehicle engines control is described. Elaborated European On Board Diagnosis (EOBD) standard presented in nowadays cars' vehicles. Presented abilities that changes of engine's parameter by the newest digital signal processors in dedicated modules for ECU are carried out.
Źródło:
Prace Naukowe Instytutu Maszyn, Napędów i Pomiarów Elektrycznych Politechniki Wrocławskiej. Studia i Materiały; 2011, 65, 31; 159-168
1733-0718
Pojawia się w:
Prace Naukowe Instytutu Maszyn, Napędów i Pomiarów Elektrycznych Politechniki Wrocławskiej. Studia i Materiały
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System sterowania cyfrowego DLH z procesorami DSP i układami CPLD/FPGA - nowe moduły jednostek centralnych
New CPU modules for digital control system DLH based on digital signal processors and programmable logic
Autorzy:
Dębowski, L.
Powiązania:
https://bibliotekanauki.pl/articles/159208.pdf
Data publikacji:
2005
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Elektrotechniki
Tematy:
moduł jednostki centralnej
system sterowania DLH
procesor DSP
układy programowalne CPLD/FPGA
Opis:
Przedstawiono architekturę elastycznego systemu sterowania DLH przeznaczonego do współczesnych urządzeń energoelektronicznych i pomiarowych. Omówiono własności nowych generacji procesorów DSP. Przedstawiono nowe rozwiązania szybkich modułów jednostek centralnych z procesorami sygnałowymi i układami programowalnymi CPLD/FPGA. Podano przykłady zastosowań zaproponowanych rozwiązań.
The paper presents an overview of the flexible digital control system DLH. The system is dedicated for advanced power electronics and industrial measurement applications. The basic features of high-peformance 32-bit digital signal processors are summarized. New designs of fast CPU modules based on DSPs and CPLDs/FPGAs with some application examples of the DLH system are presented.
Źródło:
Prace Instytutu Elektrotechniki; 2005, 222; 139-162
0032-6216
Pojawia się w:
Prace Instytutu Elektrotechniki
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analiza stabilności symulacji układu elektrycznego w czasie rzeczywistym
Stability analysis of simulation of the electric circuit working in real time
Autorzy:
Fajfer, M.
Powiązania:
https://bibliotekanauki.pl/articles/376109.pdf
Data publikacji:
2015
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
symulator pracujący w czasie rzeczywistym
procesor DSP
system wielordzeniowy
obliczenia współbieżne
symulacja układów elektrycznych
Opis:
W artykule przedstawiono wyniki badań wpływu zastosowanego algorytmu całkowania numerycznego i metody rozwiązywania układu równań liniowych na stabilność symulacji układu elektrycznego w stanach ustalonych i przejściowych. Podano kryterium stabilności symulacji. Zaprezentowano algorytm modelowania matematycznego linii elektroenergetycznej (stany ustalone i przejściowe) z elementami obliczeń współbieżnych. Celem prac jest skonstruowanie modelu matematycznego układu elektrycznego, który będzie spełniał wymagania stawiane modelom stosowanym w symulatorach pracujących w czasie rzeczywistym.
The paper presents the results of a research of the impact of numerical integration algorithm used and the method of solving the system of linear equations for the stability of the simulation of electric circuit in steady states and transient states. Stability criteria was explained. Mathematical modeling algorithm of the electric power line (steady states and transient states) was presented with elements of concurrent computing. The goal is to create a mathematical model of the electric circuit that will meet the requirements of the models used in the simulation work in real time.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2015, 81; 101-111
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Pomiar prędkości kątowej z użyciem specjalizowanego interfejsu enkodera kwadraturowego
Angular velocity measurement using dedicated quadrature encoder interface
Autorzy:
Kuciński, M.
Jarzębowicz, L.
Powiązania:
https://bibliotekanauki.pl/articles/266480.pdf
Data publikacji:
2011
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
pomiar prędkości kątowej
procesor sygnałowy
enkoder kwadraturowy
digital signal processor
quadrature encoder
speed measurement
Opis:
Przedstawiono metodę pomiaru prędkości kątowej z użyciem enkodera kwadraturowego i procesora sygnałowego TMS320F28335 wyposażonego w interfejs enkoderowy eQEP. Omówiono budowę i zasadę działania optoelektronicznego enkodera kwadraturowego. Opisano dwie podstawowe metody enkoderowego pomiaru prędkości kątowej, wskazano ich ograniczenia. Zaproponowano połączenie podstawowych metod, uzyskując metodę łączoną odznaczającą się dużą dokładnością w szerokim zakresie prędkości kątowych. Omówiono moduł enkoderowy eQEP. Przedstawiono sposób doboru parametrów metody uwzględniający ograniczenia procesora oraz rozdzielczość zastosowanego enkodera. Przedstawiono sposób oprogramowania metody w procesorze.
The paper describes angular velocity measurement method using quadrature encoder and TMS320F28335 processor equipped with eQEP interface. Optoelectronic quadrature encoder principle of operation is reminded. Two basic methods of angular velocity measurement are discussed and their limitations are emphasized. Mixed angular velocity measurement method is proposed to achieve good measurement accuracy in wide speed range. The eQEP interface is presented. The equations and guide for parameter calculation which takes into consideration processor limitations and encoder resolution are included. Implementation of the method in the processor is discussed.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2011, 30; 73-76
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Holistyczne modele procesów degradacji w systemach mechanicznych - przegląd
Holistic models of degradation processes in mechanical systems - an outline
Autorzy:
Cempel, C.
Powiązania:
https://bibliotekanauki.pl/articles/327604.pdf
Data publikacji:
2003
Wydawca:
Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
Tematy:
systemy mechaniczne
degradacja
modele holistyczne
procesor energii
mechanical systems
degradation
holistic models
energy processor
Opis:
W pracy dokonano przeglądu modelu teorii i zastosowań procesora energii o skończonym potencjale destrukcji. Najważniejszym zastosowaniem wszelkich odmian tego procesora jest możliwość holistycznego modelowania ewolucji i dynamiki części mechanicznej różnego typu systemów, również mechatronicznych. Idea procesora energii jest na tyle płodna i uniwersalna że można wykorzystać ją do modelowania jednomodalnego zużywania się materiału, z jednej strony, a z drugiej do modelowania samopodobnych hierarchicznie zorganizowanych systemów złożonych z możliwością analitycznego badania rozpływu energii.
Mechanical subsystems are key elements of civil and mechanical engineering as well as mechatronic products. Independently of the size of subsystem they may limit the safety and functionality of the main system, so we have to know the long term and short term behavior of mechanical subsystem. The main idea of holistic modeling is illustrated in the paper, and energy processor model can be digested more from some references. But it seems to the author that inference properties of holistic modeling and energy processor models are not widely known and used. Due to its fractal properties, they can be used to model the behavior of the part as well as the whole system, enabling to trace the energy flow, dissipation and wear inside the system.
Źródło:
Diagnostyka; 2003, 29; 7-14
1641-6414
2449-5220
Pojawia się w:
Diagnostyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wpływ mocy procesora ultradźwiękowego na biodegradowalność osadów ściekowych
Effect of sonicator power on the biodegradability of sewage sludge
Autorzy:
Zawieja, I.
Wolny, L.
Powiązania:
https://bibliotekanauki.pl/articles/1819474.pdf
Data publikacji:
2011
Wydawca:
Politechnika Koszalińska. Wydawnictwo Uczelniane
Tematy:
biodegradowalność osadów ściekowych
procesor ultrdźwiękowy
kwasy lotne
biodegradation of sewage sludge
volatile acids
Opis:
Osady nadmierne, w odróżnieniu od osadów wstępnych, posiadają strukturę kłaczkowatą, którą tworzą komórki mikroorganizmów za pomocą polimerów i biopolimerów. Można stwierdzić, że osady to "magazyn" substancji organicznych, które zwykle stanowią ponad 70% suchej masy, w dużej mierze niedostępnej w procesach stabilizacyjnych i niepodlegającej biologicznemu rozkładowi [8]. Dezintegracja osadów za pomocą metod fizycznych jest obecnie najczęściej stosowaną metodą ich wstępnej obróbki. Zaletą tej metody obróbki, wykorzystującej energię procesów fizycznych jest możliwość ingerencji w proces, jak również brak ubocznych produktów, których potencjalna możliwość wystąpienia istnieje podczas stosowania innych metod. Najczęściej stosowaną metodą spośród fizycznych metod dezintegracji jest wykorzystanie fal ultradźwiękowych, czyli sonifikacja osadów. Celem przeprowadzonych badań była ocena wpływu mocy procesora ultradźwiękowego na wzrost podatności na biochemiczny rozkład dezintegrowanych osadów nadmiernych w aspekcie wzrostu wartości chemicznego zapotrzebowania tlenu (ChZT) oraz wartości lotnych kwasów tłuszczowych (LKT).
Among methods of disintegration which are based on the physical phenomena, the use of ultrasonic active field acting due to the relatively low energy inputs, while a significant destructive force of ultrasonic field on the structure of medium-treated, technology is a promising solution. In addition, the method of sludge disintegration in ultrasonic field is called non-waste technology. Submission of excess sludge conditioning by ultrasonic field (UD), increases the degree of their disintegration, and ultimately leads to initiate the process of sonolysis conditioning the course of hydrolytic phase of methane fermentation. Generation of volatile fatty acids, which are an important intermediate product of anaerobic stabilization process, already in prefield ultrasonic sludge treatment leads to increased efficiency of acid digestion. The effect of increasing susceptibility to biodegradation of sediment is observed during the first days of fermentation faster and more intense generation of volatile fatty acids. Our results confirmed the correlation between the increase in acoustic power ultrasonic processor, used vibration amplitude and an increase in suscep-tibility, ultrasonic field disintegrated excess sludge, on the biodegradation. The greatest effectiveness of the ultrasonic field as a disintegration factor was observed for the processing of ultrasonic acoustic power 1500 W, for which after 360 seconds, the preparation of sludge with an amplitude of vibration of ultrasonic field 16 m were obtained approximately 97% increase in the value of chemical oxygen demand (COD) and about 82% increase in value in volatile fatty acids (VFA). Ultrasonic processor with power 180W and similar conditions of preparation time, i.e. 360 s and the vibration amplitude of 16 m were obtained approximately 87% increase in the value of chemical oxygen demand (COD) and 52% increase in value in volatile fatty acids (VFA).
Źródło:
Rocznik Ochrona Środowiska; 2011, Tom 13; 1719-1730
1506-218X
Pojawia się w:
Rocznik Ochrona Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analiza metod pomiarowych ciśnienia w komorze spalania silnika spalinowego w aspekcie zastosowania jako sygnału sterującego w silnikach o zapłonie samoczynnym
Analysis methods of measuring the pressure in the combustion chamber of an internal combustion engine in terms of use as a control signal in diesel engines
Autorzy:
Włostowski, R.
Wróbel, R.
Trzmiel, K.
Dyrcz, K.
Dębowski, L.
Powiązania:
https://bibliotekanauki.pl/articles/132868.pdf
Data publikacji:
2013
Wydawca:
Polskie Towarzystwo Naukowe Silników Spalinowych
Tematy:
pomiar ciśnienia
sterowanie
procesor sygnałowy
DSP
pressure measurement
control system
digital signal processor
Opis:
Artykuł porusza obecne problemy z zakresu sterowania silnikiem spalinowym. W algorytmach sterowników silnika spalinowego nie uwzględnia się w sposób bezpośredni przebiegu ciśnienia procesu spalania. Wykorzystywane obecnie metody pomiarowe opierają się głównie o pomiary ciśnienia z użyciem czujników akcelerometrycznych, bądź pomiarów chwilowych zmian prędkości obrotowej wału korbowego, przy wykorzystaniu czujników prędkości obrotowej. W ten sposób otrzymane wyniki zawierają jedynie informację o poprawności bądź jakości procesu spalania. W artykule przeprowadzono analizę obecnie stosowanych metod odczytu ciśnienia w komorze spalania, przeprowadzając rozważania na temat zastosowania pomiarów pośrednich (np. drgań z użyciem wibrometrii laserowej) w celu otrzymania informacji o przebiegu ciśnień.
The paper discusses current problems in the field of internal combustion engine control. The algorithms of the combustion engine control does not include directly the course of the pressure resulting from the combustion process. Currently used measurement methods are mainly based on pressure measurements using the accelerometric sensor, or the measurement of instantaneous changes in crankshaft rotational velocity, using the velocity sensor. In this way, the results obtained provides only information about the accuracy or the quality of the combustion process. The paper analyses the currently used methods of pressure in the combustion chamber measurement, deliberating on the indirect measurements utilisation (e.g., vibration using laser vibrometry) in order to obtain information about the pressure waveform.
Źródło:
Combustion Engines; 2013, 52, 3; 587-592
2300-9896
2658-1442
Pojawia się w:
Combustion Engines
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The use of computer modeling in teaching the economic and mathematical disciplines to future economists
Zastosowanie modelowania komputerowego w nauczaniu przedmiotów ekonomicznych i matematycznych na kierunkach ekonomicznych
Autorzy:
RUMYANTSEVA, Kateryna
POGRISCHUK, Borys
LYSYUK, Olena
Powiązania:
https://bibliotekanauki.pl/articles/456462.pdf
Data publikacji:
2012
Wydawca:
Uniwersytet Rzeszowski
Tematy:
computer modeling
tabular processor MS Excel
future economists
modelowanie komputerowe
tabelaryczny procesor MS Excel
ekonomiści
Opis:
The article surveys the use of informational technologies, partially of a table composing processor MS Excel, in the process of studying economic and mathematical subjects at faculties of economics. The advantages of the programmer in question over other similar software are analyzed.
W artykule opisano wyniki rozważań na temat wykorzystania technologii informacyjnych oraz wykorzystanie programu MS Excel w nauczaniu przedmiotów ekonomicznych i matematycznych na ekonomicznych kierunkach studiów. Zalety i wady innych programów tego rodzaju są przedmiotem dalszych analiz.
Źródło:
Edukacja-Technika-Informatyka; 2012, 3, 2; 286-290
2080-9069
Pojawia się w:
Edukacja-Technika-Informatyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Badanie wybranych stanów pracy sieci elektroenergetycznej z generacją rozproszoną z zastosowaniem symulatora pracującego w czasie rzeczywistym
Research of some working states of an electrical network with decentralized energy using real-time simulator
Autorzy:
Fajfer, M.
Cieślik, S.
Powiązania:
https://bibliotekanauki.pl/articles/376613.pdf
Data publikacji:
2016
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
symulator pracujący w czasie rzeczywistym
procesor DSP
system wielordzeniowy
obliczenia współbieżne
sieci z generacją rozproszoną
Opis:
W referacie przedstawiono jedną z metod analizy elektroenergetycznych sieci dystrybucyjnych z generacją rozproszoną, jaką jest cyfrowa symulacja w czasie rzeczywistym. Opracowany symulator pozwala na analizę stanów ustalonych i przejściowych w sieciach elektroenergetycznych. Podano przykłady zastosowania tego symulatora do badania wybranych stanów pracy sieci niskiego napięcia z mikroinstalacjami prosumenckimi. Zasadniczą zaletą tego typu symulatorów jest możliwość współpracy w czasie rzeczywistym z elementami układów, np. regulatorami napięcia.
The paper presents one of the methods of analysis of electroenergetic distribution networks with decentralized energy which is a digital real time simulation. Developed simulator allows analysis of steady and transient states in electroenergetic power network. Examples of the usage the simulator to study the selected operating conditions of the low-voltage prosumer micro-installation. Main advantage of such type of simulators is the possibility of collaboration with real elements of electric circuits for example voltage regulators.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2016, 86; 55-66
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Cooling of a processor with the use of a heat pump
Chłodzenie procesora za pomocą pompy ciepła
Autorzy:
Lipnicki, Z.
Lechów, H.
Pantoł, K.
Powiązania:
https://bibliotekanauki.pl/articles/396528.pdf
Data publikacji:
2018
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
heat pump
cooling
processor
vaprocompressor cycle
evaporation
pompa ciepła
chłodzenie
procesor
cykl sprężania pary
odparowywanie
Opis:
In this paper the problem of cooling a component, in the interior of which heat is generated due to its work, was solved analytically. the problem of cooling of a processor with the use of a heat pump was solved based on a earlier theoretical analysis of authors of external surface cooling of the cooled component by using the phenomenon of liquid evaporation. Cases of stationary and non-stationary cooling were solved as well. The authors of the work created a simplified non-stationary analytical model describing the phenomenon, thanks to which heat distribution within the component, contact temperature between the component and liquid layer, and the evaporating substance layer thickness in relation to time, were determined. Numerical calculations were performed and appropriate charts were drawn. The resulting earlier analytical solutions allowed conclusions to be drawn, which might be of help to electronics engineers when designing similar cooling systems. Model calculations for a cooling system using a compressor heat pump as an effective method of cooling were performed.
Przedstawiono analityczne rozwiązanie równania chłodzenia jednostki, w której wytwarzane jest ciepło. Z tego powodu opracowano uproszczony, niestacjonarny model określania rozkładu temperatury w jednostce, temperatury kontaktu między jednostką a warstwą cieczy oraz grubości warstwy parowania w funkcji czasu. Podano teoretyczną analizę zewnętrznego chłodzenia jednostki poprzez uwzględnienie zjawiska parowania cieczy za pomocą równań Fouriera i Poissona. Pokazano zarówno stacjonarny, jak i niestacjonarny opis chłodzenia. Uzyskane wyniki symulacji wydają się przydatne przy projektowaniu podobnych układów chłodzenia. Wykonywany jest również tryb obliczeniowy dla układów chłodzenia wyposażonych w pompę ciepła sprężarki, jako efektywnej metody chłodzenia.
Źródło:
Civil and Environmental Engineering Reports; 2018, No. 28(1); 16-25
2080-5187
2450-8594
Pojawia się w:
Civil and Environmental Engineering Reports
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Reconfigurable General-purpose Processor Idea Overview
Autorzy:
Zarzycki, I
Powiązania:
https://bibliotekanauki.pl/articles/397875.pdf
Data publikacji:
2013
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
procesor rekonfigurowalny
FPGA
bezpośrednio programowalna macierz bramek
rekonfiguracja dynamiczna
processor
dynamic reconfiguration
reconfigurable computing paradigm
Opis:
This paper presents the idea of the reconfigurable general-purpose processor implemented as dynamically reconfigurable FPGA (called “reconfigurable processor” in the rest of this document). Proposed solution is compared with currently available general-purpose processors performing instructions sequentially (called “sequential processors” in the rest of this paper). This document presents the idea of such reconfigurable processor and its operation without going into implementation details and technological limitations. The main novelty of reconfigurable processor lays in lack of typical for other processors sequential execution of instructions. All operations (if only possible) are executed in parallel, in hardware also at subistruction level. Solution proposed in this paper should give speed up and lower power consumption in comparison with other processors currently available. Additionally proposed architecture does not requires neither any modifications in source codes of already existing, portable programs nor any changes in development process. All of the changes can be performed by compiler at the stage of compilation.
Źródło:
International Journal of Microelectronics and Computer Science; 2013, 4, 1; 37-42
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Akceleracja obliczeń komputerowych za pomocą układów graficznych z wykorzystaniem technologii CUDA
Computing acceleration based on application of the CUDA technology
Autorzy:
Stefanowicz, Ł.
Wiśniewski, R.
Wiśniewska, M.
Powiązania:
https://bibliotekanauki.pl/articles/155246.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor
obliczenia
równoległość
CPU
GPU
CUDA
multimedia
iteracja
wielowątkowość
processor
computing acceleration
parallelism
iteration
multithreading
Opis:
W artykule zaprezentowano możliwość zastosowania układów graficznych celem przyspieszenia obliczeń komputerowych. Przedstawiono technologię oraz architekturę CUDA firmy nVidia, a także podstawowe rozszerzenia względem standardów języka C. W referacie omówiono autorskie algorytmy testowe oraz metodykę badań, które przeprowadzono w celu określenia skuteczności akceleracji obliczeń komputerowych z wykorzystaniem procesorów graficznych GPU w porównaniu do rozwiązań tradycyjnych, opartych o CPU.
The paper deals with application of the graphic processor units (GPUs) to acceleration of computer operations and computations. The traditional computation methods are based on the Central Processor Unit (CPU), which ought to handle all computer operations and tasks. Such a solution is especially not effective in case of distributed systems where some sub-tasks can be performed in parallel. Many parallel threads can accelerate computing, which results in a shorter execution time. In the paper a new CUDA technology and architecture is shown. The presented idea of CUDA technology bases on application of the GPU processors to compu-tation to achieve better performance in comparison with the traditional methods, where CPUs are used. The GPU processors may perform multi-thread calculation. Therefore, especially in case of tasks where concurrency can be applied, CUDA may highly speed-up the computation process. The effectiveness of CUDA technology was verified experimentally. To perform investigations and experiments, the own test modules were used. The library of benchmarks consists of various algorithms, from simple iteration scripts to video processing methods. The results obtained from calculations performed via CPU and via GPU are compared and discussed.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 954-956
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Efekt rozpraszania podpowierzchniowego z wykorzystaniem programowalnego procesora graficznego
GPU based subsurface scattering effect
Autorzy:
Tomaszewska, A.
Stefanowski, K.
Powiązania:
https://bibliotekanauki.pl/articles/155016.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
podpowierzchniowe rozpraszanie światła
percepcja
programowalny procesor graficzny
grafika komputerowa
subsurface scattering
perception
graphics processing unit
computer graphics
Opis:
W artykule zaprezentowano sposób obliczania w czasie rzeczywistym efektu podpowierzchniowego rozpraszania światła w obiektach częściowo przeźroczystych przy zwróceniu szczególnej uwagi na wydajność obliczeniową algorytmu. Algorytm zaprojektowanego pod kątem implementacji sprzętowej realizowanej na programowalnym procesorze graficznym. Dane przekazywane są do GPU w postaci zmiennych (uniform i attribute), gdzie wykorzystywane są do dalszych obliczeń. Porównanie wydajności prezentowanego podejścia z innymi algorytmami przedstawiono w podsumowaniu artykułu.
In the paper there is presented the spherical harmonics (SH) based method for subsurface scattering and its GPU-based implementation. The described approach is modification of the Green's algorithm [1]. The 3D model thickness was encoded for each vertex in every possible direction. The algorithm is divided into two parts: the preprocessing executed on CPU and the visualization stage designed for GPU. The tests were carried out and described. They revealed the effectiveness of the obtained results. To verify the results, they were compared with those obtained from other algorithms. The results show efficiency benefits of the authors' algorithm in comparison with the comparable quality approaches. Moreover, the modification of the Green`s algorithm improves the quality of the subsurface scattering effect, as the unnatural effect of sharp curves visible on the final images is reduced. It is possible because in this approach the way the light goes through an object depends on the model thickness. The paper is organized as follows. In Section 2 the previous works are discussed. In Section 3 the application of subsurface scattering based on the spherical harmonics and its hardware implementation are presented. Section 5 shows the obtained results. At the end of the paper there are given some concluding remarks.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 930-932
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Prototypowy system stereowizyjny typu Machine Vision –działanie i dokładność
Prototype sterovision system of machine vision type – operation and accuracy
Autorzy:
Rzeszotarski, D.
Sawicki, P.
Ostrowski, B.
Powiązania:
https://bibliotekanauki.pl/articles/130480.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Geodetów Polskich
Tematy:
kamera cyfrowa
system stereowizyjny
dysparycja
dokładność
procesor sygnałowy
digital camera
stereovision system
disparity
accuracy
signal processor
Opis:
W pracy przedstawiono istotę działania i wstępna ocenę dokładności prototypowego cyfrowego systemu stereowizyjnego, który stanowi podstawę konstrukcji urządzenia wspomagającego osobę niewidoma w percepcji otoczenia (projekt badawczy realizowany w Instytucie Elektroniki Politechniki Łódzkiej). W prototypowej wersji systemu zastosowano 2 kolorowe kamery cyfrowe Flea® firmy Point Grey (rozdzielczość 1024×768, interfejs IEEE 1394), wyposażone w obiektywy Ernitec f = 3.5 mm. Kalibracja kamer została przeprowadzona za pomocą programu wspomaganego biblioteką OpenCV (Intel® Open Source Computer Vision Library). Proces automatycznego wyznaczenia gęstej mapy dysparycji (mapy paralaks podłu_nych) został wsparty algorytmem dopasowującym obszary (winx×winy - okno korelacji). Zastosowana miara podobieństwa jest suma wartości bezwzględnych różnic SAD (Sum of Absolute Differences), obliczana technika „przesuwanych okien” (sliding window). Poszukiwanie wiarygodnych minimów miary SAD jest wykonywane w czterech krokach przez znalezienie minimum globalnego SADmin oraz trzech najmniejszych wartości SAD1 < SAD2 < SAD3. Za pomocą mapy dysparycji i parametrów orientacji zewnętrznej modelu (macierze przekształcenia MR , ML) wyznaczane są współrzędne 3D sceny. Algorytm segmentacji sceny 3D realizuje w trybie iteracyjnym detekcje płaszczyzn oraz obiektów „przeszkód”. Procedura akwizycji obrazów cyfrowych, generowanie mapy dysparycji i segmentacji zostały zaimplementowane na platformie procesora sygnałowego DSP (Digital Signal Processor). Ocenę dokładności systemu wykonano na podstawie stereopar zdjęć cyfrowych (baza zdjęć B = 80.75 mm) dwóch przestrzennych pól testowych. Współrzędne 3D punktów zostały wyznaczone na podstawie wygenerowanej gęstej mapy dysparycji (okno korelacji wyniosło 25×25pikseli). Algorytm dysparycji wykrył średnio ca 72 % sygnalizowanych punktów kontrolnych. Średnia odchyłka kwadratowa dla współrzędnych 3D w układzie współrzędnych systemu stereowizyjnego wyniosła _XYZ = ±39.6 mm (test 1) oraz _XYZ = ±124.1 mm (test 2). Średnia odchyłka kwadratowa dla współrzędnych X, Y, Z po transformacji 3D do układu obiektu wyniosła _XYZ = ±72 mm (test 1) oraz _XYZ = ±74 mm (test 2).
The prototype of digital stereovision system is presented along with its procedures, main parts and its accuracy evaluation. The presented system is a prototype for vision module in electronic travel aid device for the blind, being designed and developed in Institute of Electronics in Technical University of Lodz. The system consists of two Flea type Point Grey digital cameras (resolution of 1024×768, IEEE 1394 interface) and Ernitec f = 3.5 mm objective). The cameras calibration was performed by means of the software using OpenCV library (Intel® Open Source Computer Vision Library). The process of automatic computation of dense disparity maps was performed by the stereo matching local algorithm (with correlation window of a given size). The measure of similarity is defined as a sum of absolute differences (SAD) between pixels form windows surrounding the compared pixels. The SAD values are calculated with the use of sliding window method in order to obtain real time speed of dense disparity maps computation. The procedure of finding rob ust minimum SAD values consists of four steps: searching for global minimum value SADmin and three other smallest values SAD1 < SAD2 < SAD3. The 3D scene coordinates are calculated by means of disparity map values and model exterior orientation parameters (transformation matrices MR , ML). 3D scene segmentation algorithm detects planes and surrounding objects, obstacles. The digital images acquisition, disparity and segmentation map generation are implemented on the DSP (Digital Signal Processor) platform. The accuracy of the system is evaluated by analysing stereo pairs of digital pictures of two different 3D test fields. The base line of stereoscopic set of cameras used in the system was B = 80.75 mm. 3D coordinates were computed by means of dense disparity map values (search window of the matching algorithm was of the size 25×25 pixels) The average effectiveness of signalised check points detection by disparity algorithm was 72 %. RMSE for 3D object coordinates in the stereovision system was _XYZ = ±39.6 mm (test 1) and _ XYZ = ±124.1 mm (test 2). RMSE for X,Y,Z coordinates after 3D transformation into the object coordinates system was _XYZ = ±72 mm (test 1) and _XYZ = ±74 mm (test 2).
Źródło:
Archiwum Fotogrametrii, Kartografii i Teledetekcji; 2007, 17b; 717-727
2083-2214
2391-9477
Pojawia się w:
Archiwum Fotogrametrii, Kartografii i Teledetekcji
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Aplikacja transformacji SPWVD w pomiarach jakości energii elektrycznej z wykorzystaniem procesora DSP
The application of SPWVD transformation in power quality measurements with DSP processor use
Autorzy:
Szmajda, M.
Mroczka, J.
Powiązania:
https://bibliotekanauki.pl/articles/153262.pdf
Data publikacji:
2006
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
jakość energii elektrycznej
transformacja Wignera-Ville'a
procesor DSP
power quality
Wigner-Ville transformation
DSP processor
Opis:
W artykule przedstawiono badania dotyczące zastosowania wygładzonej pseudo-transformacji Wignera-Ville'a w pomiarach wybranych parametrów jakości energii elektrycznej. Przeprowadzono analizę wyników badań transformacji najczęściej występujących zakłóceń sygnału elektroenergetycznego takich jak: harmoniczne, wolne (zapady, podwyższenia napięcia) i szybkie zmiany napięcia (fliker) oraz przepięcia przejściowe sinusoidalne eksponencjalnie tłumione. "Sygnałem elektroenergetycznym" autorzy nazywają sygnał sinusoidalny o częstotliwości 50Hz oraz nominalnej wartości skutecznej 230V, mający na celu modelować przebieg napięcia sieci zasilającej niskiego napięcia. Zaprezentowano również aplikację metody w systemie mikroprocesorowym zbudowanym w oparciu o procesor sygnałowy DSP.
The paper presents the research concerning the Smoothed Pseudo Wigner-Ville Distribution in power quality parameters measurement. Also, some investigations of SPWVD results of most frequently appearing disturbances in the power network were done. The disturbances include harmonics, slow (sags, swells) and fast voltage changes (flicker) and fast transients. The application of the method in DSP microprocessor system were presented.
Źródło:
Pomiary Automatyka Kontrola; 2006, R. 52, nr 10, 10; 70-72
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metoda usuwania duchów na przykładzie akwizycji obrazów HDR z wykorzystaniem wspomagania sprzętowego GPU
Ghosts removal approach for high dynamic range images acquisition based on GPU
Autorzy:
Tomaszewska, A.
Markowski, M.
Powiązania:
https://bibliotekanauki.pl/articles/154035.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
usuwanie duchów
programowalny procesor graficzny
akwizycja obrazów HDR
ghosts removal
graphics processing unit
HDR images acquisition
Opis:
W artykule zaprezentowano szybką i w pełni automatyczną technikę wykrywania i usuwania duchów, powstających w wyniku składania sekwencji zdjęć danej sceny. Prezentowane podejście umożliwia rejestrację sceny bez konieczności wykorzystania specjalistycznego sprzętu. Działanie algorytmu zaprojektowanego pod kątem implementacji sprzętowej z wykorzystaniem procesora GPU oraz zaprezentowano na przykładzie algorytmu akwizycji obrazów o szerokim zakresie dynamiki, weryfikując jego poprawność za pomocą algorytmu HDR VDP.
In the paper we present the method for fast and full automatic approach for ghosts removal on programmable graphics hardware. The technique is based on probability maps that are calculated with comparison function from sequences of hand-held photographs. In practice, several basic problems occur when taking an image sequence. First, the camera is moving which causes images to misalign. This results in a blurry image. Secondly, objects are in movement causing ghost artifacts. In the paper we present a technique for acquisition of non-static scenes. The algorithm we implement as a part of system for acquisition of hand-held high dynamic range (HDR) images. Our application of this technique allows to create correct HDR image based on a simple sequence of the LDR (Low Dynamic Range) photographs with overlapped ghost regions. Additionally, the application aligns photographs and provides image de-noising. Most of computations are efficiently performed on GPU with the use of vertex and pixel shaders. We compare the performance of GPU-based implementation with standard approach and validated our results via HDR VDP (ang. High Dynamic Range Visual Difference Predicator) algorithm. The paper is organized as follows. In section 2 previous works are discussed. In section 3, the application of our HDR acquisition technique and its hardware implementation are presented. Section 4 shows achieved results. Finally we have concluded the paper.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 678-680
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wykorzystanie procesorów graficznych do szybkiego renderingu krajobrazu sferycznego
Efficient GPU-based approach to a spherical terrain rendering
Autorzy:
Tomaszewska, A.
Osobniak, O.
Powiązania:
https://bibliotekanauki.pl/articles/154799.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
generowanie terenu
programowalny procesor graficzny
technologia CUDA
geometry clipmaps
terrain generation
graphics processing unit
CUDA technology
Opis:
W artykule zaprezentowano sposób generowania w czasie rzeczywistym planety o dużej powierzchni oraz wysokim poziomie szczegółowości. Algorytm opracowano na podstawie techniki wykorzystującej mapy obcięcia geometrii, umożliwiając generowanie na bieżąco dowolnego wycinka terenu na podstawie parametrów ustawienia kamery. Algorytm zaprojektowano pod kątem implementacji sprzętowej z wykorzystaniem programowalnego procesora graficznego oraz technologii CUDA.
In the paper there is presented a fast method for large and detailed spherical terrain rendering. Rendering terrain with a high degree of realism is an ongoing need in real-time computer graphics applications. To render scenes of increased sizes and complexity, several terrain rendering algorithms have been proposed in the literature. One of the recent techniques called geometry clipmaps relies on the position of the viewpoint to create multi-resolution representation of the terrain, using nested meshes. In [1] there is proposed very efficient, GPU based approach of this technique for large terrain models. In the paper there are presented techniques which combine procedural approach and geometry clipmaps together. It enables rendering an arbitrary piece of terrain on fly based on the camera parameters. To improve the algorithm efficience most computations were performed on GPU with use of vertex and pixel shaders and CUDA technology. The paper is organized as follows: Section 2 discusses the previous works, Section 3 presents the application of procedural terrein generetion based on the clipmaps and its hardware implementation, whereas the results obtained are given in Section 4. Thge conclusions are presented at the end of the paper.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 790-792
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Exploiting multi-core and many-core parallelism for subspace clustering
Autorzy:
Datta, Amitava
Kaur, Amardeep
Lauer, Tobias
Chabbouh, Sami
Powiązania:
https://bibliotekanauki.pl/articles/331126.pdf
Data publikacji:
2019
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
data mining
subspace clustering
multicore processor
many core processor
GPU computing
eksploracja danych
procesor wielordzeniowy
obliczenia GPU
Opis:
Finding clusters in high dimensional data is a challenging research problem. Subspace clustering algorithms aim to find clusters in all possible subspaces of the dataset, where a subspace is a subset of dimensions of the data. But the exponential increase in the number of subspaces with the dimensionality of data renders most of the algorithms inefficient as well as ineffective. Moreover, these algorithms have ingrained data dependency in the clustering process, which means that parallelization becomes difficult and inefficient. SUBSCALE is a recent subspace clustering algorithm which is scalable with the dimensions and contains independent processing steps which can be exploited through parallelism. In this paper, we aim to leverage the computational power of widely available multi-core processors to improve the runtime performance of the SUBSCALE algorithm. The experimental evaluation shows linear speedup. Moreover, we develop an approach using graphics processing units (GPUs) for fine-grained data parallelism to accelerate the computation further. First tests of the GPU implementation show very promising results.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2019, 29, 1; 81-91
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Symulacja układu dynamicznego z wykorzystaniem procesora ARM
Simulation of a dynamic system implemented on ARM processor
Autorzy:
Nowik, M.
Powiązania:
https://bibliotekanauki.pl/articles/152644.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
symulacje układów dynamicznych
procesor ARM
symulacje w czasie rzeczywistym
dynamic system simulations
ARM processors
real-time simulations
Opis:
W artykule opisano etapy wykonania interaktywnej symulacji zachowania mechanicznego obiektu dynamicznego na przenośnej platformie z procesorem ARM. Zamierzeniem autora było praktyczne zbadanie przydatności mikrokontrolera do tego typu zastosowań. W przyszłości podobna platforma ma zostać użyta w przenośnym urządzeniu pomiarowym. Pewien etap algorytmu realizowanego przez nie, będzie stanowiło rozwiązanie odwrotnego zagadnienia przewodzenia ciepła.
The paper describes all stages of interactive simulation imitating behaviour of a mechanical dynamic system. The aim is to prove that such computations can be run on a low cost ARM processor. At first the dynamic system is described with differential equations (Section 2). The simulations were performed using Matlab (Section 3). All parameters of the simulated system were selected. The solution was found using different solvers (ode45, RK2, RK4, Euler) and the most suitable one was chosen for the following stages. The code was rewritten in C language and compiled to ARM machine code. In order to let the user affect the simulations, the platform peripherials were enriched by adding an accelerometer. In the paper one can find all necessary equations, the system trajectories obtained when using different solvers and photos of the working platform. As mentioned before, the simulations include a practical test of the CortexM3 processor that was chosen to build the advanced measurement equipment. In future the machine should be able to solve the inverted heat transfer problem.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 890-892
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Projektowanie procesora sekwencyjnego i symulacja w środowisku MATLAB/simulink
Sequential processor design and simulation in MATLAB/Simulink environment
Autorzy:
Szostek, K.
Powiązania:
https://bibliotekanauki.pl/articles/157661.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor sekwencyjny
automat sekwencyjny
funkcje logiczne
Matlab Simulink
sequential processor
finite state machine
logic function
MATLAB Simulink
Opis:
W artykule omówiono projekt procesora dedykowanego do realizacji tabeli przejść i wyjść dowolnego automatu sekwencyjnego. Celem budowy było skonstruowanie procesora o jak najprostszej budowie reprezentującego podstawowe cechy procesora oraz zaprojektowanie takiego procesora i uruchomienie w środowisku Matlab/simulink. Założono, że projektowany procesor powinien realizować dowolny automat Moore'a, lub Mealy'ego. Proces projektowania został podzielony na części. Osobno zostały zaprojektowane poszczególne części składowe realizujące przypisane zadania. Wyróżniono następujące części składowe: licznik pamięci, akumulator, moduły wejścia wyjścia, moduł funkcji logicznej NXOR, moduł ustawiania jedynek do akumulatora oraz układ sterujący CU. Poszczególne części procesora są to logiczne układy sekwencyjne i kombinacyjne. Do budowy automatów kombinacyjnych zostały wykorzystane bloki Combinational logic programu Matlab/simulink. W artykule został przedstawiony schemat blokowy przedstawiający wszystkie składowe procesora oraz układ sterujący CU (Control unit), który jest najbardziej złożoną częścią składową procesora.
This paper discusses the design of a processor dedicated to the implementation of the state table and output table of finite-state machines. The aim was to construct a CPU of simplest construction that represents the basic processor features and run it in the Matlab/simulink environment. It was assumed that the processor should be designed to implement any Moore or Mealy machines. The design process is divided into parts. Components performing assigned tasks were individually designed. They are: memory counter, accumulator, input-output blocs, logical NXOR function module, module setting the ones for the accumulator and control unit CU. The different parts of the processor are combination and sequential logic machines. Combinational logic blocks of Matlab/Simulink were used for the construction of the combinatorial machines. In the paper a block diagram showing all components of the processor and the control unit CU is shown. The control unit is the most complex part of the processor.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 10, 10; 1061-1063
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wspomaganie sprzętowe do wyznaczenia statystyk obrazów naturalnych wyższego rzędu
GPU-based natural images statistics calculation
Autorzy:
Tomaszewska, A.
Powiązania:
https://bibliotekanauki.pl/articles/155066.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
statystyki obrazów naturalnych
system wizualny człowieka
programowalny procesor graficzny
GPGPU
natural image statistics
human visual system
graphics processing unit
Opis:
Statystyki obrazów naturalnych, definiowanych jako nieprzetworzone obrazy rejestrowane przez człowieka, charakteryzują się dużą regularnością. Ich cechy wykorzystywane są w wielu aplikacjach grafiki komputerowej takich jak usuwanie szumu, czy kompresja. W artykule przedstawiono algorytm do szybkiego obliczenia statystyk wyższego rzędu na podstawie współczynników falek z wykorzystaniem programowalnego procsora graficznego. W rezultatach przedstawiono wyniki przyspieszenia uzyskanego przy wykorzystaniu GPU w porównaniu z implementacją na CPU.
A natural image is unprocessed reproduction of a natural scene observed by a human. The Human Visual System (HVS), during its evolution, has been adjusted to the information encoded in natural images. Computer images are interpreted best by a human when they fit natural image statistics that can model the information in natural images. The main requirement of such statistics is their striking regularity. It hepls separate the information from noise, reconstruct information which is not avaiable in an image, or only partially avaiable. Other applications of statistics is compression, texture synthesis or finding distortion model in image like blur kernel. The statistics are translation and scale invariant, therefore a distribution of statistics does not depend on the object position in the image and on its size. In this paper there are presented higher order natural image statistics calculations based on GPU. The characteristic of the statistics is that they are independent of the scale and rotation transformations. Therefore, they are suitable for many graphic applications. To analyze images there is used statistics computed in the wavelet domain and there is considered the image contrast. The computation speedup is presented in the results. The paper is organized as follows: the overview of natural images sta-tistics is introduced in Section 2. In Section 3 the GPU-based implementation is described. The obtained results are given in Section 4. Finally, there are presented the concluding remarks.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 899-901
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analysis of the Use of Undervolting to Reduce Electricity Consumption and Environmental Impact of Computers
Analiza wykorzystania undervoltingu do redukcji zużycia energii elektrycznej w urządzeniach komputerowych i oddziaływania na środowisko
Autorzy:
Muc, Adam
Muchowski, Tomasz
Kluczyk, Marcin
Szeleziński, Adam
Powiązania:
https://bibliotekanauki.pl/articles/1811735.pdf
Data publikacji:
2020
Wydawca:
Politechnika Koszalińska. Wydawnictwo Uczelniane
Tematy:
undervolting
energy saving
electric energy
power consumption
generated heat
processor
oszczędzanie energii
energia elektryczna
pobór prądu
generowane ciepło
procesor
Opis:
This paper presents a method of lowering the processor’s voltage and temperature in which the computer operates by performing an operation called undervolting. By using undervolting it is possible to reduce electricity consumption and the amount of heat generated by computer workstations by up to 30%. This problem is particularly relevant for institutions that use a large number of computers. The more the computers are subjected to the higher computational load, the more effective the mechanism of undervolting is. Undervolting the processor does not reduce its performance, but lowers its operating temperature, has a positive impact on its life span and power consumption. Maintaining a low temperature of operation for computer hardware is essential to reduce operating and repair costs. The paper also presents the results of environmental research aimed at assessing the validity and effectiveness of undervolting.
W pracy przedstawiono metodę obniżania napięcia procesora i temperatury pracy komputera poprzez wykonanie operacji zwanej undervoltingiem. Przez zastosowanie undervoltingu można obniżyć nawet o 30% zużycie energii elektrycznej i ilość wydzielanego ciepła przez stanowiska komputerowe. Problem ten jest szczególnie istotny w przypadku instytucji, które korzystają z dużej liczby komputerów. Skuteczność mechanizmu jest tym większa im komputery poddane undervoltingowi są bardziej obciążone obliczeniowo. Wykorzystywanie undervoltingu w konfiguracji procesora nie zmniejsza jego wydajności, a obniża jego temperaturę pracy, wpływa pozytywnie na jego żywotność i zużycie energii elektrycznej. Utrzymanie dobrej kultury pracy sprzętu komputerowego jest kluczowe, by obniżyć koszty eksploatacji oraz napraw. W pracy przedstawiono również wyniki badań środowiskowych, których celem była ocena zasadność i efektywności stosowania undervoltingu.
Źródło:
Rocznik Ochrona Środowiska; 2020, Tom 22, cz. 2; 791-808
1506-218X
Pojawia się w:
Rocznik Ochrona Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Uszkodzenia drzew i odnowienia w wyniku ręczno-maszynowego pozyskania drewna z wykorzystaniem urządzeń agregowanych z ciągnikami rolniczymi
Damage to trees and regeneration as a result of motor-manual timber harvesting using equipment aggregated with farm tractors
Autorzy:
Stańczykiewicz, A.
Powiązania:
https://bibliotekanauki.pl/articles/973972.pdf
Data publikacji:
2011
Wydawca:
Polskie Towarzystwo Leśne
Tematy:
odnowienia lasu
pozyskiwanie drewna
procesor HYPRO
procesor NIAB 5-15
technologia pozyskiwania
uszkodzenia drzew
wciagarka Fransgard 6000 GS
ciecia pielegnacyjne
zebiegi pielęgnacyjne
agregaty ciągnikowe
ciągniki rolnicze
drzewostany młode
leśnictwo
drzewa leśne
thinning processor
cable winch
farm tractor
selective early thinning
pine stands
Opis:
The research was conducted in thinned pine stands, age class II, where cutting was carried out with chainsaws. Subsequent operations were performed using a NIAB 5−15 and HYPRO 450 delimber−bucker processor and a FRANSG RD 6000 cable winch aggregated with farm tractors. The timber harvesting technology was applied with a cut−to−length system using processors, and with a tree−length system using a cable winch. In the selected stands, nine study plots were established, in which the inventory of stand layers: trees and undercanopy regeneration was carried out twice (before and after felling). Based on the obtained data, the level of damage to trees and regeneration after thinning operations was calculated. In the case of the technology using processors, the level of damage to trees in individual manipulation plots was within the range of 4.3%−8.6% (total 7%), while for the winch technology it was from 3.1% to 5.8% (total 4.5%). As regards regeneration, damage resulting from the harvesting and skidding of timber using processors in individual manipulation plots was at a level of 4.1%−13.5% (total 8.5%) and damage resulting from the harvesting and skidding using a winch cable from 5.8% to 17.0% (total 9%).
Źródło:
Sylwan; 2011, 155, 02; 129-137
0039-7660
Pojawia się w:
Sylwan
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wykorzystanie procesora sygnałowego do sterowania silnikiem z magnesami trwałymi
The Use of The Dsp to Control of Permanent Magnet Motor
Autorzy:
Rudnicki, T.
Czerwiński, R.
Powiązania:
https://bibliotekanauki.pl/articles/1368327.pdf
Data publikacji:
2013
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
Tematy:
stanowisko laboratoryjne
silnik z magnesami trwałymi
uśrednianie
procesor sygnałowy
enkoder
przetwornik prądowy
laboratory workbench
PMSM
average
DSP
encoder
current transducer
Opis:
The paper describes a laboratory workbench for prototyping and run tests of electric motors with permanent magnets. The workbench enables examination of permanent magnet motors with the power up to 1 kW. The solution required engineering of a frequency converter with sufficient output power. The workbench is provided with a signal processor with the JTAG interface to enable recording of test results in the real time mode.
W artykule opisano prototypowe stanowisko laboratoryjne do uruchamiania silników z magnesami trwałymi. Stanowisko pozwala na badanie silników z magnesami trwałymi o mocy do ok. 1kW. To wymagało wykonanie falownika o odpowiedniej mocy. Interfejs JTAG procesora sygnałowego pozwala na rejestrację wyników pomiarowych w czasie rzeczywistym.
Źródło:
Maszyny Elektryczne: zeszyty problemowe; 2013, 2, 99; 259-263
0239-3646
2084-5618
Pojawia się w:
Maszyny Elektryczne: zeszyty problemowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Research and development of an electric traction drive based on a switched reluctance motor
Autorzy:
Buriakovsky, S.
Maslii, A.
Pasko, O.
Denys, I.
Powiązania:
https://bibliotekanauki.pl/articles/375320.pdf
Data publikacji:
2018
Wydawca:
Politechnika Śląska. Wydawnictwo Politechniki Śląskiej
Tematy:
switched reluctance motor
torque
microcontroller
quadrature encoder
electronic switches
silnik reluktancyjny przełączalny
moment obrotowy
mikrokontroler
procesor sygnałowy
przełączniki elektroniczne
Opis:
In the most developed countries, intensive studies are being carried out to utilize various types of electric machines such as synchronous motors with permanent magnets and traction motors with non-traditional magnetic systems on traction electric drives. Switched Reluctance Motors (SRM) are one of the most simple, reliable, and cost-efficient technology used in manufacture and operation. Its convenient traction performance, combined with the high overload capacity, makes its use promising for both freight and passenger rolling stock. Our research is directed to develop a control system for a four-phase SRM. The procedure of fuzzy-regulator synthesis is presented. A physical model of a switched reluctance drive is created, namely, it is a system of a wheel set and a motor. The efficiency of the control system with different types of speed regulators was checked and their main quality indicators were determined. According to the results of the analysis, it was found that the fuzzy regulator more precisely controls the regulated value.
Źródło:
Transport Problems; 2018, 13, 2; 69-79
1896-0596
2300-861X
Pojawia się w:
Transport Problems
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Bezprzewodowy pomiar ciśnienia i temperatury powietrza w kole samochodowym
Wireless measurement of pressure and temperature of air inside the car wheel
Autorzy:
Gryś, S.
Tkacz, M.
Gancarczyk, M.
Powiązania:
https://bibliotekanauki.pl/articles/268847.pdf
Data publikacji:
2016
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
technika samochodowa
czujnik ciśnienia i temperatury
adiustacja dwupunktowa
procesor stm32
automotive
driving safety
sensor of the pressure and temperature TPMS
Opis:
Publikacja ma charakter dydaktycznopopularyzatorski z zakresu nauczania metrologii, w szczególności systemów pomiarowych. W artykule przedstawiono problematykę bezprzewodowego bezpośredniego pomiaru ciśnienia oraz temperatury powietrza w kole samochodowym. Zostało stworzone stanowisko laboratoryjne pozwalające na zapoznanie się z metodą pomiaru oraz elementami systemu TPMS (ang. Tire Pressure Measurement System), jednego z nowoczesnych systemów bezpieczeństwa stosowanych w branży motoryzacyjnej. W artykule opisano konstrukcję oraz zasadę działania poszczególnych elementów stanowiska, budowę zintegrowanego czujnika, sposób komunikacji z modułem odbiorczym TPMS. Ponadto, przedstawiono obsługę stanowiska, sposób przeprowadzenia pomiarów, metodę adiustacji wskazań czujników z wykorzystaniem przyrządów kontrolnych.
The paper is focused on the issue of teaching metrology. It presents the method of wireless measurement of pressure and temperature of air in a car wheel. For the cognitive and learning purposes it was created an experimental setup to get familiar with the measuring method and elements of Tire Pressure Measurement System. TPMS is one of the modern safety systems used in the automotive industry. Paper describes the construction and operating principle of key elements of setup, i.e. object, integrated sensors, TPMS system, control instruments, the format of data frame transferred between TPMS and computer, CRC codes. Furthermore, there were presented the basic features of two software tools working with Windows based PC computer or embedded system. There was discussed a proposal of carrying out the measurements in simulated conditions with ability to change pressure and also temperature of air inside the wheel using inner heaters. The software for embedded system let to observe raw sensors' readings and additionally adjusted based on a two-point measurements involving control instruments. The adjusting routine was illustrated with an example for better clarity.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2016, 49; 25-32
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Lokalny czy globalny. Kierunki rozwoju systemów płatności elektronicznych w Europie – wnioski dla Polski
Local or Global. Review of Selected Systems for Electronic Payments in Europe – Conclusions for Poland
Autorzy:
Tencza, Adam
Jeruzalski, Tomasz
Powiązania:
https://bibliotekanauki.pl/articles/526351.pdf
Data publikacji:
2015
Wydawca:
Uniwersytet Warszawski. Wydawnictwo Naukowe Wydziału Zarządzania
Tematy:
electronic payments system
payments market
local payment scheme
domestic payments processor
systemy płatności elektronicznych
lokalny schemat płatniczy
międzynarodowe organizacje płatnicze
krajowy procesor płatności
Opis:
Payments have an important impact on the development of countries and economies, enabling an efficient exchange of goods and services. Electronic payments are a relatively new instrument which has evolved in different ways in particular countries of Europe. The following article focuses on presenting and comparing retail electronic payment systems, with special consideration given to card payments in three groups of European countries: countries of Western Europe, countries of Central and Eastern Europe, and the so-called “tigers of Europe”, namely Russia and Turkey. The analyzed groups of countries vary in terms of payments markets, and one of the areas with significant differences is the level of development of local payment schemes and national processors that are fundaments of local payment infrastructure and jointly with the infrastructure of international payment schemes allow for effective development of the payment system.
Płatności mają istotne znaczenie dla rozwoju krajów i gospodarek, umożliwiają bowiem efektywną wymianę dóbr i usług. Płatności elektroniczne są zjawiskiem stosunkowo nowym i rozwinęły się w poszczególnych krajach Europy w inny sposób. Niniejsze opracowanie skupia się na przedstawieniu i porównaniu elektronicznych systemów płatności detalicznych, zwłaszcza kartowych, w trzech grupach krajów europejskich: krajach Europy Zachodniej, krajach Europy Środkowej i Wschodniej, oraz tzw. tygrysach Europy (Rosji i Turcji). Analizowane grupy krajów cechują się różną charakterystyką rynków płatniczych, a jednym z obszarów, gdzie widoczne są wyraźne różnice, jest poziom rozwoju lokalnych schematów płatniczych oraz krajowych procesorów płatności. Pełnią one rolę lokalnej infrastruktury płatniczej, która wraz z infrastrukturą międzynarodowych schematów płatniczych pozwala na efektywny rozwój systemu płatniczego.
Źródło:
Problemy Zarządzania; 2015, 3/2015 (54), t.1; 54-64
1644-9584
Pojawia się w:
Problemy Zarządzania
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Graphics processing units in acceleration of bandwidth selection for kernel density estimation
Autorzy:
Andrzejewski, W.
Gramacki, A.
Gramacki, J.
Powiązania:
https://bibliotekanauki.pl/articles/330819.pdf
Data publikacji:
2013
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
bandwidth selection
graphics processing unit
probability density function
nonparametric estimation
kernel estimation
szerokość pasmowa
programowalny procesor graficzny
funkcja gęstości prawdopodobieństwa
estymacja nieparametryczna
estymacja jądrowa
Opis:
The Probability Density Function (PDF) is a key concept in statistics. Constructing the most adequate PDF from the observed data is still an important and interesting scientific problem, especially for large datasets. PDFs are often estimated using nonparametric data-driven methods. One of the most popular nonparametric method is the Kernel Density Estimator (KDE). However, a very serious drawback of using KDEs is the large number of calculations required to compute them, especially to find the optimal bandwidth parameter. In this paper we investigate the possibility of utilizing Graphics Processing Units (GPUs) to accelerate the finding of the bandwidth. The contribution of this paper is threefold: (a) we propose algorithmic optimization to one of bandwidth finding algorithms, (b) we propose efficient GPU versions of three bandwidth finding algorithms and (c) we experimentally compare three of our GPU implementations with the ones which utilize only CPUs. Our experiments show orders of magnitude improvements over CPU implementations of classical algorithms.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2013, 23, 4; 869-885
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Identyfikacja dynamiki metodą dwóch czujników w środowisku programowo-sprzętowym Matlab/Simulink-TMS320C6713 DSK
Two-sensor-method in blind identification of sensors dynamics using Matlab/Simulink and TMS320C6713 DSK
Autorzy:
Gryś, S.
Minkina, W.
Powiązania:
https://bibliotekanauki.pl/articles/152387.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
korekcja błędów dynamicznych czujnika
cyfrowy filtr adaptacyjny
algorytm RLS
procesor sygnałowy
Matlab
sensor`s dynamical error correction
digital adaptive filter
RLS algorithm
digital signal processor
Opis:
W artykule przedstawiono sposób implementacji algorytmu adaptacyjnej korekcji błędów dynamicznych metodą dwóch czujników. Zadanie zrealizowano w środowisku Matlab/Simulink z wykorzystaniem filtrów adaptacyjnych FIR ze strojeniem parametrów wg algorytmu RLS. Zastosowanie pakietu Matlab R14 pozwoliło na symulację działania elementów układu pomiarowego, a przede wszystkim, za pośrednictwem odpowiednich narzędzie programistycznych generację kodu maszynowego dla procesora sygnałowego TMS320C6713. W rezultacie korektor adaptacyjny został zrealizowany sprzętowo przez rzeczywisty procesor DSP firmy Texas Instruments umieszczony w systemie uruchomieniowym DSK.
In many cases dynamical error due to the sensor`s dynamics is a considerable part of measurement error. Therefore one of measuring system objectives is to minimize this error. If the sensor`s dynamics is time-varying due to dependence on the measured quanity then continous identification of the dynamics model and on-line error correction must be carried out. This task can be realized for example with use of a second sensor with different dynamical properies. In the paper there is presented an implementation of a two-sensor method in Matlab R14 and Simulink enviroment. The TMS320C6713 DSK system including Texas Instruments DSP processor, cooperating with Matlab/Simulink, is applied to correct the dynamical error due to sensor's dynamics.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 9 bis, 9 bis; 202-205
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Estymacja czasów wykonywania algorytmu sterującego w zależności od platformy sprzętowej na użytek diagnostyki obiektu mechanicznego
Estimation of control algorithm execution times in dependence on the hardware platform for use in mechanical object diagnostics
Autorzy:
Kozłowska, A.
Powiązania:
https://bibliotekanauki.pl/articles/157438.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
algorytm optymalizacji rojem cząstek
funkcje testowe
karta graficzna
procesor
czas obróbki
maszyny wieloosiowe
particle swarm optimization (PSO)
test functions
graphic cards
processor
processing time
multi-axis machines
Opis:
Opracowanie systemów sterowania obiektami mechanicznymi polega na znalezieniu kompromisu między szybkością działania, a wymaganą dokładnością i jest zagadnieniem o dużej złożoności obliczeniowej. W artykule przedstawiono różne implementacje algorytmu Optymalizacji Rojem Cząstek PSO (ang. Particle Swarm Optimization), który stworzono w celu uzyskania minimalnego czasu obróbki przy zachowaniu zadanej dokładności odtwarzania trajektorii ruchu. Jego działanie zostało porównane w językach: C, C++ i C# oraz na procesorze i karcie graficznej. Z przeprowadzonych badań wynika, że dla małej liczby punktów obliczenia na karcie graficznej są wolniejsze niż na procesorze.
: Finding the compromise between speed and accuracy is the most important problem in designing control systems. This is a problem of high computational complexity. The paper presents implementation of the algorithm PSO (Particle Swarm Optimization) whose action has been compared in several programming environments (C / OpenCL and C # / Cloo and in C + +) and hardware platforms (CPU and graphics card processor - GPU). PSO is able to achieve the minimum processing time and best possible mapping of a given trajectory. To compare the speed of the PSO algorithm there was made a measurement of the time of test function minimization. The paper describes three test functions commonly used to test the optimization effectiveness. The results show that for a small number of points the calculations on a graphic card are slower than those performed on the CPU. The appropriate use of available parallel computing technologies can significantly improve the characteristics of a multi-axis machine and the expenses incurred for optimization of the PSO can quickly result in important profits. It should be noted that optimization of the processing speed is most needed where the treatment is most complicated. The profit will be negligible for simple trajectories. In special cases, the optimization may extend the processing time without apparent improvement of the characteristics of trajectory mapping.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 5, 5; 466-469
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementation of a Web-based remote control system for qZS DAB application using low-cost ARM platform
Autorzy:
Korzeniewski, M.
Kulikowski, K.
Zakis, J.
Jasiński, M.
Malinowski, A.
Powiązania:
https://bibliotekanauki.pl/articles/201276.pdf
Data publikacji:
2016
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
ARM processor
DAB converter controller
network controller
web-based user interface
energy control
procesor ARM
kontroler
konwerter
kontroler sieciowy
interfejs użytkownika oparty na sieci Web
kontrola energii
DAB
Opis:
Continuous development of intelligent network applications drives the demand for deployment-ready hardware and software solutions. Such solutions are highly valued not only by distributed producers of energy but by energy consumers as well. The use of intelligent network applications enables the development and improvement of the quality of services. It also increases self-sufficiency and efficiency. This paper describes an example of such device that allows for the control of a dual active bridge (DAB) converter and enables its remote control in real time over an IP-based network. The details of both hardware and software components of proposed implementation are provided. The DAB converter gives a possibility to control and manage the energy between two DC power systems with very different voltage levels. Not only information, but also the quality of energy, the direction of power flow, and energy storage systems can be easily controlled through an IP-based network and power electronics converters. Information technology, together with intelligent control of power electronics technology, provides a flexible solution, especially for sustainable smart grids.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2016, 64, 4; 887-896
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Effective real-time computer graphics processing based on depth-of-field effect
Wspomaganie sprzętowe do efektywnego przetwarzania grafiki w czasie rzeczywistym na przykładzie efektu głębi ostrości
Autorzy:
Tomaszewska, A.
Bazyluk, B.
Powiązania:
https://bibliotekanauki.pl/articles/154559.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
efekt głębi widzenia
zakres widzenia
programowalny procesor graficzny
przetwarzanie grafiki 3D
depth of field effect
circle of confusion
graphics processing unit
3D computer graphics processing
Opis:
In this paper we present a GPU-based effect of an artificial depth of field, which varies with the distance from camera of the point that the user is looking at. Depth of field greatly enhances the scene's realism. The goal of our technique is the 3D approach with the user interaction that relies on the simulation of gaze point. Most of the computations are efficiently performed on the GPU with the use of vertex and pixel shaders.
W artykule zaprezentowano sprzętową implementację efektu głębi widzenia. Opracowane podejście zoptymalizowano wykorzystując informację o punkcie skupienia wzroku użytkownika. W artykule główną uwagę skoncentrowano na efekcie zachowania ostrości wyłącznie dla tego fragmentu sceny, na którym w danym momencie skupiony jest wzrok obserwatora. Działanie algorytmu zaprojektowano pod kątem implementacji sprzętowej z wykorzystaniem programowalnych jednostek cieniowania wierzchołków oraz fragmentów. Do synchronizacji shaderów (programów uruchamanych na karcie) oraz transferu danych pomiędzy pamięcią główną a GPU wykorzystano procesor CPU, a wszystkie dane przechowano w postaci 32-bitowych tekstur. W implementacji, moduły algorytmu wykonujące operacje macierzowe korzystały z obiektu bufora ramki umożliwiającego generowanie wyniku do tekstury zamiast do standardowego bufora okna. W celu prezentacji efektu głębi widzenia stworzono aplikację umożliwiającą przetestowanie wydajności algorytmu wykorzystującego informację o punkcie skupienia wzroku uzyskując wzrost wydajności nawet do 40% w porównaniu z podejściem bez optymalizacji [2]. W rozdziale 2 artykułu zaprezentowano przegląd istniejących algorytmów symulujących efekt głębi widzenia. Prezentowane podejście oraz jego implementację sprzętową przedstawiono w rozdziale 3. Rezultaty działania metody zaprezentowano w rozdziale 4 a podsumowanie w rozdziale 5.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 675-677
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zastosowanie procesora sygnałowego TMS320F2812 w cyfrowym sterowaniu silnikiem obcowzbudnym prądu stałego
DSP TMS320F2812 application in digital control system of separately excited DC motor
Autorzy:
Sieklucki, G.
Sykulski, R.
Zdrojewski, A.
Powiązania:
https://bibliotekanauki.pl/articles/320267.pdf
Data publikacji:
2008
Wydawca:
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
Tematy:
przekształtnikowy napęd prądu stałego
regulacja prędkości kątowej
kryterium kształtu
cyfrowy układ regulacji
procesor sygnałowy DSP
converter DC drive
angular speed control
form criterion
digital control system
processor DSP
Opis:
Przedstawiono standardową strukturę kaskadowego układu regulatorów w cyfrowym układzie sterowania napędem prądu stałego. Zaprezentowano metodę doboru nastaw regulatorów prądu i prędkości. Omówiono procesor DSP TMS320F2812 pod kątem zastosowania w układzie sterowania napędem elektrycznym. Omówione zagadnienia poparto wynikami badań laboratoryjnych.
Standard structure of digital cascade controller system in DC drive is presented. Speed and current controller parameters selection methods are proposed. Processor DSP in converter DC drive is presented and result of this control system are discussed.
Źródło:
Elektrotechnika i Elektronika; 2008, 27, 1; 48-55
1640-7202
Pojawia się w:
Elektrotechnika i Elektronika
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Execution time prediction model for parallel GPU realizations of discrete transforms computation algorithms
Autorzy:
Puchala, Dariusz
Stokfiszewski, Kamil
Wieloch, Kamil
Powiązania:
https://bibliotekanauki.pl/articles/2173537.pdf
Data publikacji:
2022
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
graphics processing unit
GPU
execution time prediction model
discrete wavelet transform
DWT
lattice structure
convolution-based approach
orthogonal transform
orthogonal filter banks
time effectiveness
prediction accuracy
procesor graficzny
model przewidywania czasu wykonania
dyskretna transformata falkowa
struktura sieciowa
podejście oparte na splotach
przekształcenia ortogonalne
ortogonalne banki filtrów
efektywność czasowa
dokładność przewidywania
Opis:
Parallel realizations of discrete transforms (DTs) computation algorithms (DTCAs) performed on graphics processing units (GPUs) play a significant role in many modern data processing methods utilized in numerous areas of human activity. In this paper the authors propose a novel execution time prediction model, which allows for accurate and rapid estimation of execution times of various kinds of structurally different DTCAs performed on GPUs of distinct architectures, without the necessity of conducting the actual experiments on physical hardware. The model can serve as a guide for the system analyst in making the optimal choice of the GPU hardware solution for a given computational task involving particular DT calculation, or can help in choosing the best appropriate parallel implementation of the selected DT, given the limitations imposed by available hardware. Restricting the model to exhaustively adhere only to the key common features of DTCAs enables the authors to significantly simplify its structure, leading consequently to its design as a hybrid, analytically–simulational method, exploiting jointly the main advantages of both of the mentioned techniques, namely: time-effectiveness and high prediction accuracy, while, at the same time, causing mutual elimination of the major weaknesses of both of the specified approaches within the proposed solution. The model is validated experimentally on two structurally different parallel methods of discrete wavelet transform (DWT) computation, i.e. the direct convolutionbased and lattice structure-based schemes, by comparing its prediction results with the actual measurements taken for 6 different graphics cards, representing a fairly broad spectrum of GPUs compute architectures. Experimental results reveal the overall average execution time and prediction accuracy of the model to be at a level of 97.2%, with global maximum prediction error of 14.5%, recorded throughout all the conducted experiments, maintaining at the same time high average evaluation speed of 3.5 ms for single simulation duration. The results facilitate inferring the model generality and possibility of extrapolation to other DTCAs and different GPU architectures, which along with the proposed model straightforwardness, time-effectiveness and ease of practical application, makes it, in the authors’ opinion, a very interesting alternative to the related existing solutions.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2022, 70, 1; e139393, 1--30
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Execution time prediction model for parallel GPU realizations of discrete transforms computation algorithms
Autorzy:
Puchala, Dariusz
Stokfiszewski, Kamil
Wieloch, Kamil
Powiązania:
https://bibliotekanauki.pl/articles/2173635.pdf
Data publikacji:
2022
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
graphics processing unit
GPU
execution time prediction model
discrete wavelet transform
DWT
lattice structure
convolution-based approach
orthogonal transform
orthogonal filter banks
time effectiveness
prediction accuracy
procesor graficzny
model przewidywania czasu wykonania
dyskretna transformata falkowa
struktura sieciowa
podejście oparte na splotach
przekształcenia ortogonalne
ortogonalne banki filtrów
efektywność czasowa
dokładność przewidywania
Opis:
Parallel realizations of discrete transforms (DTs) computation algorithms (DTCAs) performed on graphics processing units (GPUs) play a significant role in many modern data processing methods utilized in numerous areas of human activity. In this paper the authors propose a novel execution time prediction model, which allows for accurate and rapid estimation of execution times of various kinds of structurally different DTCAs performed on GPUs of distinct architectures, without the necessity of conducting the actual experiments on physical hardware. The model can serve as a guide for the system analyst in making the optimal choice of the GPU hardware solution for a given computational task involving particular DT calculation, or can help in choosing the best appropriate parallel implementation of the selected DT, given the limitations imposed by available hardware. Restricting the model to exhaustively adhere only to the key common features of DTCAs enables the authors to significantly simplify its structure, leading consequently to its design as a hybrid, analytically–simulational method, exploiting jointly the main advantages of both of the mentioned techniques, namely: time-effectiveness and high prediction accuracy, while, at the same time, causing mutual elimination of the major weaknesses of both of the specified approaches within the proposed solution. The model is validated experimentally on two structurally different parallel methods of discrete wavelet transform (DWT) computation, i.e. the direct convolutionbased and lattice structure-based schemes, by comparing its prediction results with the actual measurements taken for 6 different graphics cards, representing a fairly broad spectrum of GPUs compute architectures. Experimental results reveal the overall average execution time and prediction accuracy of the model to be at a level of 97.2%, with global maximum prediction error of 14.5%, recorded throughout all the conducted experiments, maintaining at the same time high average evaluation speed of 3.5 ms for single simulation duration. The results facilitate inferring the model generality and possibility of extrapolation to other DTCAs and different GPU architectures, which along with the proposed model straightforwardness, time-effectiveness and ease of practical application, makes it, in the authors’ opinion, a very interesting alternative to the related existing solutions.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2022, 70, 1; art. no. e139393
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-50 z 51

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies