Temat: procesor - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Integracja narzędzi przetwarzania sygnałów pakietu MATLAB/Simulink oraz środowiska CoDeveloper w projektowaniu aplikacji wbudowanych z użyciem FPGA
Integration of MATLAB/Simulink signal processing with CoDeveloper FPGA C based programming tool for embedded system design
Autorzy:: Garncarek, S.
Olech, B.
Powiązania:: https://bibliotekanauki.pl/articles/154734.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: rekonfigurowalne tablice logiczne
systemy wbudowane
procesor konwergentny
FPGA
embedded systems
convergent procesor
Opis:: Celem prezentowanej pracy była analiza wykonalności, a następnie zaprojektowanie, implementacja i przetestowanie oryginalnego oprogramowania wpierającego proces projektowania systemów wbudowanych. Chodziło o możliwość połączenia zalet oprogramowania narzędziowego szybkiego wytwarzania aplikacji rekonfigurowalnych (CoDeveloper; Impulse) z możliwościami narzędzi graficznego projektowania i obrazowania (MATLAB/Simulink). Założony cel został osiągnięty.
Computation platforms of embedded systems evolved, from being based on traditional microcontrollers and signal processors separately, to complex systems built with FPGA devices [1, 2]. However, complexity of hardware description languages and hardware skills requirements were the major limitations of generalization of these naturally evolved platforms in embedded systems design. The solution was to create tools that could give software developers a possibility to use the potential of programmable logic devices without considerable knowledge of hardware and hardware description languages [5]. This work presents an idea of bridging two different design tools; CoDeveloper [9] and MATLAB/Simulink [8] in context convergent processor paradigm [3, 4]. As the result, virtually new environment (Integrating Application) for devel-opment, simulation and verification of digital signal processing algorithms in embedded system domain was created. Fig. 1 shows the block diagram of Integrating Application structure in which it is possible to exchange data in real time with reconfigurable embedded system hardware being under development. Connection of these two tools allows getting additional features that support development process, and which are beyond the basic sum of features originally offered by these tools separately. Smulink models can represent Impulse C models, to mention the one characteristic.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 761-764
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 2.

Tytuł:: Aplikacja wspomagająca projektowanie struktury procesorów programowalnych w układach FPGA
FPGA soft processor design tool
Autorzy:: Kapruziak, M.
Powiązania:: https://bibliotekanauki.pl/articles/154775.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: procesor programowalny
FPGA
soft processor
Opis:: Przejście z implementacji systemu na mikroprocesorze do wykorzystania układu FPGA jest często trudne. Zazwyczaj nie opłaca się poświęcenie czasu na przepisanie kodu już zaimplementowanych algorytmów. Skuteczniejszym rozwiązaniem jest przeniesienie samej struktury oryginalnego procesora do wnętrza układu FPGA. Zadanie przeniesienia struktury można częściowo zautomatyzować i przyspieszyć proponując właściwą aplikację wspomagającą. Aplikacja taka mogłaby także być efektywną pomocą dydaktyczną do prezentacji i eksperymentowania na różnych architekturach komputerów. W artykule przedstawiono propozycją właśnie takiej aplikacji.
While improving current projects, transition form microprocessor based system to FPGA is often not straightforward. Time spent on code rewriting is not usually considered cost-effective. It seems to be more effective to implement the structure of a considered processor directly on FPGA and transfer the code unmodified. The task of cloning a real processor into FPGA structure could be partly automated and shortened by the right programming environment. Such environment could also serve as a helpful and efficient teaching tool, allowing students to see architecture at work and experiment with its own modifications. In the paper such an environment is presented. It is partially inspired by LISA project [1], but opposed to that the author tries not to put a user too far away from the resulting code. This environment is rather a time-saving code generator for schematical tasks (Fig. 1). As such, it allows defining the general structure of the resulting Verilog code (Fig. 3) and the parameters for ALU, control unit and bus address space (Figs. 4, 5, 6). Figs. 7 and 8 show examples of the resulting codes. The application is currently mainly used for teaching purposes but is planned to be developed to help in automatic project transformation from microcontrollers to FPGA SoC designs.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 758-760
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 3.

Tytuł:: Mikroprocesor PicoBlaze na platformie CPLD w dydaktyce systemów wbudowanych
PicoBlaze microprocessor CPLD implementation for teaching embedded systems
Autorzy:: Łazoryszczak, M.
Powiązania:: https://bibliotekanauki.pl/articles/156507.pdf
Data publikacji:: 2012
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: procesor programowy
CPLD
soft processor
Opis:: W artykule przedstawiono wybrane aspekty implementacji mikroprocesora PicoBlaze na platformie uruchomieniowej CoolRunner-II CPLD Starter Kit. Szczególną uwagę poświęcono obsłudze portów wejścia/wyjścia, a także wykorzystaniu elementów wbudowanych w platformę, uwzględniając także zewnętrzne moduły rozszerzające. Ograniczenia zasobów układu CPLD wymagają praktycznego zastosowania dekompozycji funkcjonalnej systemu. Jako przykłady aplikacji przedstawiono sterowanie diodami oraz wbudowanym wyświetlaczem siedmiosegmentowym.
In this paper selected aspects of soft processor implementation in CPLD platform are presented. The processor considered here is PicoBlaze. The code of this model is available from Xilinx after registration. The hardware platform is CoolRunner-II CPLD Starter Kit. It is possible to extend simply the base configuration of the board with number of additional modules called Pmods (Fig. 1). The paper presents the main features of PicoBlaze from the teaching of embedded systems point of view. A few paragraphs show the organization of I/O ports and possibilities of their modifications (Fig. 2). Next the main flow of project files is shown (Fig. 3) including compilation and implementation processes. There are three applications used for compare purposes. The first one is the empty loop, the second one is "moving" LED and the third one is seven segment display control. The sample way of modifying selected project files in order to change available I/O ports is presented. Fig. 5 shows the RTL level schematic of the system running LED display control application with particular emphasis on I/O handling. The limitations of implementations as well as advantages of the proposed approach are shown. The main advantage for teaching embedded systems is necessity of common hardware and software design in case of adapting to the platform constraints.
Źródło:: Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 638-640
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 4.

Tytuł:: Ocena wydajności procesorów wbudowanych w układy FPGA
Evaluation of performance of processors embedded in FPGAs systems
Autorzy:: Sondej, T.
Zagoździński, L.
Pełka, R.
Powiązania:: https://bibliotekanauki.pl/articles/208418.pdf
Data publikacji:: 2006
Wydawca:: Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:: układy cyfrowe
procesor sprzętowy
procesor programowy
benchmark
system-on-chip
FPGA
digital systems
hard-processor
soft-processor
Opis:: W artykule przedstawiono ocenę wydajności sprzętowego (PowerPC) i programowego (MicroBlaze) procesora, wbudowanego w układ FPGA typu Virtex-4 firmy Xilinx. Uzyskane miary wydajności zestawiono z wynikami uzyskanymi dla procesorów autonomicznych typu ARM i DSP. Opisane szczegółowe porównanie procesorów wbudowanych w układ FPGA może pomóc projektantowi w wyborze sprzętowego lub programowego procesora dla różnych aplikacji oraz daje ogólną ich ocenę w porównaniu z procesorami autonomicznymi. Badania wydajności przeprowadzono na dwa sposoby: pierwszy dotyczył testów dla jednakowej częstotliwości pracy zegara (100 MHz) i różnych konfiguracji pamięci, natomiast drugi przeprowadzono dla częstotliwości maksymalnych.
This paper describes a simple, yet effective and convenient method for evaluation of the computing performance of hard- and soft-processor (PowerPC and Micro-Blaze, respectively) embedded in Virtex-4 FPGA from Xilinx. Experimental results have been compared with standalone ARM and DSP microprocessors. Detailed comparison of the performance of both processors is presented to help designers to choose between the hard- and soft-processor in different applications. This comparison has been performed in twofold way: the PowerPC and Micro-Blaze cores have been tested at the same clock frequency (100 MHz) for some available configurations of the memory subsystem, and maximum performance factors of both cores have been measured using maximum clock speed.
Źródło:: Biuletyn Wojskowej Akademii Technicznej; 2006, 55, sp.; 27-42
1234-5865
Pojawia się w:: Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 5.

Tytuł:: Zintegrowany odbiornik cyfrowy spektrometru EPR
Integrated Digital Receiver for the EPR Spectrometer
Autorzy:: Froncisz, W.
Gurbiel, R.
Kasperek, J.
Kozioł, J.
Kucharzyk, M.
Rajda, P. J.
Powiązania:: https://bibliotekanauki.pl/articles/155675.pdf
Data publikacji:: 2007
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: FPGA
procesor wbudowany
PowerPC
EPR
embedded processor
Opis:: W pracy przedstawiono koncepcję zintegrowanego, cyfrowego odbiornika spektrometru EPR (elektronowego rezonansu paramagnetycznego), przeznaczoną do realizacji w technologii SoC na platformie Virtex-II Pro. Krótko opisano środowisko eksperymentu EPR, skupiając się na interesujących aspektach projektu, m.in. wykorzystaniu wbudowanego procesora. Zaprezentowano budowę całego systemu przetwarzania danych, składającego się z: interfejsu szybkiego przetwornika analogowo-cyfrowego, jednostki wstępnego przetwarzania (akumulacji) danych oraz wbudowanego procesora PowerPC 405, realizującego końcową obróbkę danych. Omówiono interesujące szczegóły konstrukcyjne interfejsu przetwornika, strukturę bloku wstępnej akumulacji danych, blok sterownika oraz podsystem sygnałów zegarowych. Przedstawiono także architekturę nadrzędnego systemu procesorowego, opartego na mikroprocesorze PowerPC. Opisano metodologię i wykorzystane narzędzia projektowe, jak również sposób weryfikacji układu i wyniki testów.
The paper describes a design of an integrated digital receiver for the Electron Paramagnetic Resonance spectrometer. The design, based on a SoC technology, utilizes the PowerPC processor embedded in the Virtex-II Pro FPGA. Description shortly introduces an experimental environment (Fig. 1), focusing on interesting FPGA design issues. Two concepts of the device are presented. The first one was developed with the use of DSP (Fig. 2), and another includes an embedded microprocessor (Fig. 3). The design of FPGA includes a digital interface for fast, 800Msps analog-to-digital converter. Another important part of the design is a digital signal preprocessing unit, allowing fast, multiple data accumulation for separation weak signals from the noise. There are also given some details on construction of dual-ported accumulation buffers, accumulation controller and clocking system. Additionally the unit provides some means to control the remaining part of a measurement device as well as the pulse stimulation generator.
Źródło:: Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 89-91
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 6.

Tytuł:: Ocena percepcji mowy w funkcji zaprogramowanej ilości maksimów spektralnych u pacjentów dorosłych z implantem ślimakowym
Autorzy:: Stieler, Olgierd
Obrębowska, Zofia
Powiązania:: https://bibliotekanauki.pl/articles/1398741.pdf
Data publikacji:: 2008
Wydawca:: Index Copernicus International
Tematy:: wszczep ślimakowy
procesor mowy
maksima spektralne
zrozumiałość mowy
Opis:: Subjects. 11 adults cochlear implant users, age since 18 till 70 years old (mean 43); 6 male and 5 female; diagnosis-postlingual deafness; used CI over 3 years. Method. The aim of study was evaluation of an optimal number of spectral speech coding maxima. The speech audiometry in free fi eld for programmed 8, 10 and 12 spectral maxima and subjective evaluation of quality of speech perception in different acoustic environmental were performed. Results. Results of the study showed the better speech intelligibility for programmed 8 (approx. 54%) and 10 spectral maxima (27%). Conclusion. The number of speech spectral maxima over 10 is not necessary to increasing of speech intelligibility. In the BTE (behind the ear) speech processor the power consumtion were important reduced for 8 spectral maxima. Application of 810 number of maxima is optimal in fi rst session (switch-on) programming of speech processor.
Źródło:: Polish Journal of Otolaryngology; 2008, 62, 6; 769-772
0030-6657
2300-8423
Pojawia się w:: Polish Journal of Otolaryngology
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 7.

Tytuł:: System impedancyjnej tomografii komputerowej bazujący na procesorze sygnałowym o niskim poborze mocy
Electrical impedance tomography hardware system based on low power digital signal processor
Autorzy:: Olchowy, D.
Powiązania:: https://bibliotekanauki.pl/articles/408602.pdf
Data publikacji:: 2013
Wydawca:: Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:: tomografia impedancyjna
procesor sygnałowy
electrical impedance tomography
digital signal processor
Opis:: Artykuł zawiera opis rozwiązania systemu pomiarowego tomografii impedancyjnej bazującego na procesorze sygnałowym o niskim poborze mocy.
Article contains description of the measurement system electrical impedance tomography solutions based on digital signal processor with low power consumption.
Źródło:: Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2013, 3; 57-58
2083-0157
2391-6761
Pojawia się w:: Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 8.

Tytuł:: Akceleracja obliczeń kryptograficznych z wykorzystaniem procesorów GPU
Powiązania:: Studia Bezpieczeństwa Narodowego 2014, nr 6, s. 341-357
Współwytwórcy:: Bęza, Patryk. Autor
Gocławski, Jakub. Autor
Mral, Paweł. Autor
Sapiecha, Piotr. Autor
Buda, Michał. Autor
Data publikacji:: 2014
Tematy:: Kryptologia
Szyfry
Procesor graficzny (GPU)
Artykuł z czasopisma naukowego
Opis:: Bibliografia, netografia na stronach 355-357.
Dostawca treści:: Bibliografia CBW

Artykuł

Zmień widok

na półce

Skocz do pozycji: 9.

Tytuł:: Procesor energii w energetyce
Autorzy:: Orłowski, Z.
Gałka, T.
Powiązania:: https://bibliotekanauki.pl/articles/329476.pdf
Data publikacji:: 2000
Wydawca:: Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
Tematy:: energetyka
procesor energii
drgania
wnioskowanie diagnostyczne
engineering
energy processor
vibration
diagnostic
Opis:: Podstawą ilościowego wnioskowania diagnostycznego jest porównanie aktualnego poziomu drgań z wartościami kryterialnymi, zwłaszcza wartością graniczną: stwierdzenie jej przekroczenia pozwala na podejmowanie decyzji dotyczących dalszej eksploatacji. Aby decyzje te byty uzasadnione, konieczna jest oczywiście wiarygodna metoda określania granicznych poziomów drgań.
Źródło:: Diagnostyka; 2000, 23; 61-64
1641-6414
2449-5220
Pojawia się w:: Diagnostyka
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 10.

Tytuł:: Porting of finite element integration algorithm to Xeon Phi coprocessor-based HPC architectures
Autorzy:: Krużel, Filip
Banaś, Krzysztof
Iacomo, Mauro
Powiązania:: https://bibliotekanauki.pl/articles/38704636.pdf
Data publikacji:: 2023
Wydawca:: Instytut Podstawowych Problemów Techniki PAN
Tematy:: CPU
optimization
parallelization
vectorization
Intel Xeon Phi
procesor
optymalizacja
równoległość
wektoryzacja
Opis:: In the present article, we describe the implementation of the finite element numerical integration algorithm for the Xeon Phi coprocessor. The coprocessor was an extension of the many-core specialized unit for calculations, and its performance was comparable with the corresponding GPUs. Its main advantages were the built-in 512-bit vector registers and the ease of transferring existing codes from traditional x86 architectures. In the article, we move the code developed for a standard CPU to the coprocessor. We compareits performance with our OpenCL implementation of the numerical integration algorithm, previously developed for GPUs. The GPU code is tuned to fit into a coprocessor by ourauto-tuning mechanism. Tests included two types of tasks to solve, using two types of approximation and two types of elements. The obtained timing results allow comparing the performance of highly optimized CPU and GPU codes with a Xeon Phi coprocessor performance. This article answers whether such massively parallel architectures perform better using the CPU or GPU programming method. Furthermore, we have compared the Xeon Phi architecture and the latest available Intel’s i9 13900K CPU when writing this article. This comparison determines if the old Xeon Phi architecture remains competitive in today’s computing landscape. Our findings provide valuable insights for selectingthe most suitable hardware for numerical computations and the appropriate algorithmic design.
Źródło:: Computer Assisted Methods in Engineering and Science; 2023, 30, 4; 427-459
2299-3649
Pojawia się w:: Computer Assisted Methods in Engineering and Science
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Informacja

Wyszukujesz frazę "procesor" wg kryterium: Temat

Źródło danych

Dostawca treści

Podbaza

Kolekcja

Rok wydania

Wydawca

Temat

Autor

Typ dokumentu

Język