Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "parallel implementation" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-8 z 8
    Tytuł:
    Fuzzy method and neural network model parallel implementation of multi-layer neural network based on cloud computing for real time data transmission in large offshore platform
    Autorzy:
    Zhang, H..
    Qin, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/259083.pdf
    Data publikacji:
    2017
    Wydawca:
    Politechnika Gdańska. Wydział Inżynierii Mechanicznej i Okrętownictwa
    Tematy:
    parallel implementation
    multi-layer neural network
    cloud computing
    Opis:
    With the rapid development of electronic technology, network technology and cloud computing technology, the current data is increasing in the way of mass, has entered the era of big data. Based on cloud computing clusters, this paper proposes a novel method of parallel implementation of multilayered neural networks based on Map-Reduce. Namely in order to meet the requirements of big data processing, this paper presents an efficient mapping scheme for a fully connected multi-layered neural network, which is trained by using error back propagation (BP) algorithm based on Map-Reduce on cloud computing clusters (MRBP). The batch-training (or epoch-training) regimes are used by effective segmentation of samples on the clusters, and are adopted in the separated training method, weight summary to achieve convergence by iterating. For a parallel BP algorithm on the clusters and a serial BP algorithm on uniprocessor, the required time for implementing the algorithms is derived. The performance parameters, such as speed-up, optimal number and minimum of data nodes are evaluated for the parallel BP algorithm on the clusters. Experiment results demonstrate that the proposed parallel BP algorithm in this paper has better speed-up, faster convergence rate, less iterations than that of the existed algorithms.
    Źródło:
    Polish Maritime Research; 2017, S 2; 39-44
    1233-2585
    Pojawia się w:
    Polish Maritime Research
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Passive Radar Parallel Processing Using General-Purpose Computing on Graphics Processing Units
    Autorzy:
    Szczepankiewicz, K.
    Malanowski, M.
    Szczepankiewicz, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/226475.pdf
    Data publikacji:
    2015
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    PCL
    passive coherent location
    parallel implementation
    NVIDIA CUDA
    Opis:
    In the paper an implementation of signal processing chain for a passive radar is presented. The passive radar which was developed at the Warsaw University of Technology, uses FM radio and DVB-T television transmitters as ”illuminators of opportunity”. As the computational load associated with passive radar processing is very high, NVIDIA CUDA technology has been employed for effective implementation using parallel processing. The paper contains the description of the algorithms implementation and the performance results analysis.
    Źródło:
    International Journal of Electronics and Telecommunications; 2015, 61, 4; 357-363
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Parallel implementation of a steady state thermal and hydraulic analysis of heat exchanger
    Implementacja równoległa w OpenMP analizy statycznej przepływów i temperatur w sieci wymienników ciepła
    Autorzy:
    Fedorov, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156062.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sieć
    wymiennik ciepła
    analiza statyczna
    przepływ
    temperatura
    implementacja równoległa
    heat exchanger network
    steady state analysis
    flow
    temperature
    parallel implementation
    Opis:
    The considerable computation time of a practical application of sequential algorithms for simulating thermal and flow distribution in heat exchanger networks was the motivating factor to study their parallel implementation. The mathematical model formulated and studied in the paper requires the solution of a set of nonlinear equations, which are solved by Newton-Raphson methods. An object-oriented solver automatically formulates the equations for the network of an arbitrary topology. The hydraulic model that was chosen as a benchmark consists of nodal flows and loop equations. A decomposition algorithm is presented, and results of speedup of its parallel implementation are demonstrated.
    Motywacją do badania praktycznych zadań statycznej symulacji przepływów i temperatur w sieci wymienników ciepła jest duża czasochłonność algorytmów sekwencyjnych, prowadząca do konieczności ich zrównoleglenia. Sformułowany w artykule model matematyczny sprowadza się do układu nieliniowych równań algebraicznych. Następnie została dokonana dekompozycja modelu matematycznego na dwa modele: model hydrauliczny oraz model temperatur. Model hydrauliczny składa się z równań przepływów w oczkach oraz węzłach. Pozwala to na wykorzystanie istniejących podejść do symulacji natężenia przepływów, które pośrednio są funkcją średnich temperatur. Średnie temperatury podczas symulacji natężenia przepływów przyjmuje się jako stałe. Zależność współczynników oporów od liczby Reynoldsa, będące z kolei funkcją natężenia przepływu, określa się za pomocą metody punktu stałego względem tych współczynników, tj. każda iteracja metody punktu stałego wymaga symulacji przepływów przy zadanych wartościach współczynników oporów. Model symulacji przepływów rozwiązywany jest metodą Newtona-Raphsona. Symulacja modelu temperatur sprowadza się do rozwiązania układu równań liniowych, ponieważ wartości natężenia przepływów oraz średnich temperatur na tym etapie algorytmu przyjmuje się jako stałe. Struktura równań modelu temperatur zależy od kierunków przepływów i formułowana jest po każdym rozwiązywaniu modelu hydraulicznego. Zmienność współczynników modelu temperatur oraz natężenia przepływów od średniej temperatury uwzględnia się za pomocą metody punktu stałego, która w przypadku braku zbieżności wymusza ponownie symulację przepływów. Obiektowo zorientowany pakiet programów implementujący dany algorytm, w sposób zautomatyzowany formułuje równania i przeprowadza symulację sieci o dowolnej topologii. Sekwencyjna implementacja programowa algorytmu posłużyła jako benchmark do badania przyspieszenia tego algorytmu po jego zrównoleglonej implementacji w OpenMP. W artykule pokazano także, że nawet w przypadku drobnoziarnistej równoległości, udaje się uzyskać przyspieszenia rzędu 2.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 10, 10; 815-819
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Sterowanie neuronowe robotem równoległym - projekt i implementacja
    Neural control of a parallel robot - design and implementation
    Autorzy:
    Petko, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156675.pdf
    Data publikacji:
    2006
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    implementacja
    projektowanie
    sterowanie neuronowe robotem równoległym
    neural control of parallel robot
    implementation
    project
    Opis:
    W artykule przedstawiono projekt i implementację sterownika neuronowe-go równoległego robota o trzech stopniach swobody, przeznaczonego do frezowania. Sterownik jest oparty na neuronowym modelu odwrotnej dynamiki manipulatora uczonego na danych zebranych przy zastosowaniu stabilizującego sterownika wykorzystującego strukturalny model anali-tyczny manipulatora. Po zrealizowaniu wirtualnego i szybkiego prototy-powania sterownik został zaimplementowany w układzie FPGA z wpro-gramowanym mikroprocesorem. Współbieżna implementacja sprzętowo-programowa umożliwiła badanie możliwych realizacji algorytmu.
    The paper presents design and implementation of neural controller for 3-DOF parallel robot for milling. The controller is based on neural model of the inverse dynamics of the manipulator, trained on data collected with the use of a computed torque stabilizing controller. After successful virtual and fast prototyping, the controller was implemented in a FPGA with a soft-processor. Hardware-Software Co-design allowed for exploration of possible control algorithm realisations.
    Źródło:
    Pomiary Automatyka Kontrola; 2006, R. 52, nr 5, 5; 31-34
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Implementacja algorytmów sterowania w układach FPGA na przykładzie robota równoległego
    Implementation of control algorithms in FPGA on an example of a parallel robot
    Autorzy:
    Petko, M.
    Karpiel, G.
    Uhl, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/156677.pdf
    Data publikacji:
    2006
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    implementacja algorytmów sterowania
    układy FPGA
    robot równoległy
    implementation of control algorithms
    FPGA
    parallel robot
    Opis:
    W artykule przedstawiono problemy związane z implementacją algoryt-mów sterowania w układach FPGA. Zaproponowane rozwiązanie oparte jest na architekturze "System-on-Programmable-Chip" z wprogramowa-nym mikroprocesorem, która pozwala na mieszaną, sprzętowo-programową implementację i badanie możliwych realizacji algorytmu. Jako przykład zastosowania przedstawiono sterowanie neuronowe robotem do frezowania o trzech stopniach swobody. Sterownik jest oparty na neu-ronowym modelu dynamiki odwrotnej manipulatora, uczonym na danych zebranych z użyciem stabilizującego sterownika wykorzystującego strukturalny model analityczny manipulatora. Dla porównania obydwa sterowniki zostały zaimplementowana w systemie o tej samej architekturze.
    The paper presents problems related to implementation of control algorithms in FPGA. Proposed solution is based on System-on-Programmable-Chip architecture with soft-processor that allows for mixed, hardware/software implementation and exploration of possible control algorithm realizations. The case study is a neural controller for 3-DOF parallel robot for milling. The controller is based on neural model of the inverse dynamics of the manipulator, trained on data collected with the use of a computed torque stabilizing controller. For comparison, both controllers were implemented in a system of the same architecture.
    Źródło:
    Pomiary Automatyka Kontrola; 2006, R. 52, nr 5, 5; 27-30
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Test Procedures for Synchronized Oscillators Network CMOS VLSI Chip
    Autorzy:
    Kowalski, J.
    Strzelecki, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/226984.pdf
    Data publikacji:
    2015
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    neural networks chip testing
    synchronized oscillator network
    parallel image segmentation
    analog-digital VLSI CMOS implementation
    Opis:
    The paper presents test procedures designed for application - specific integrated circuit (ASIC) CMOS VLSI chip prototype that implements a synchronized oscillator neural network with a matrix size of 32×32 for object detecting in binary images. Networks of synchronized oscillators are recently developed tool for image segmentation and analysis. This paper briefly introduces synchronized oscillators network. Basic chip analog building blocks with their test procedures and measurements results are presented. In order to do measurements, special basic building blocks test structures have been implemented in the chip. It let compare Spectre simulateions results to measurements results. Moreover, basic chip analog building blocks measurements give precious information about their imperfections caused by MOS transistor mismatch. This information is very usable during design and improvement of a special setup for chip functional tests. Improvement of the setup is a digitally assisted analog technique. It is an original idea of oscillators tuning procedure used during chip prototype testing. Such setup, oscillators tuning procedure and segmentation of sample binary images are presented.
    Źródło:
    International Journal of Electronics and Telecommunications; 2015, 61, 1; 101-107
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Novel solutions on model-based and model-free robotic-assisted ankle rehabilitation
    Autorzy:
    Arceo, Juan Carlos
    Alvarez, Jorge
    Armenta, Carlos
    Lauber, Jimmy
    Cremoux, Sylvian
    Simoneau-Buessinger, Emilie
    Bernal, Miguel
    Powiązania:
    https://bibliotekanauki.pl/articles/1409032.pdf
    Data publikacji:
    2021
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    active disturbance rejection
    computed torque control
    differential algebraic equations
    parallel rehabilitation robot
    real-time implementation
    system identification
    Opis:
    In this report, ankle rehabilitation routines currently approved by physicians are implemented via novel control algorithms on a recently appeared robotic device known as the motoBOTTE. The physician specifications for gait cycles are translated into robotic trajectories whose tracking is performed twofold depending on the availability of a model: (1) if obtained via the Euler-Lagrange approach along with identification of unknown plant parameters, a new computed-torque control law is proposed; it takes into account the parallel-robot characteristics; (2) if not available, a variation of the active disturbance rejection control technique whose parameters need to be tuned, is employed. A detailed discussion on the advantages and disadvantages of the model-based and model-free results, from the continuous-time simulation to the discrete-time implementation, is included.
    Źródło:
    Archives of Control Sciences; 2021, 31, 1; 5-27
    1230-2384
    Pojawia się w:
    Archives of Control Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    FPGA based hardware accelerator for parallel robot kinematic calculations
    Sprzętowy akcelerator do wspomagania obliczeń kinematycznych robota równoległego oparty na układzie FPGA
    Autorzy:
    Karpiel, G.
    Gac, K.
    Petko, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/282132.pdf
    Data publikacji:
    2013
    Wydawca:
    Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
    Tematy:
    parallel robots
    inverse kinematics problem
    implementation of algorithms
    FPGA
    roboty równoległe
    zadanie odwrotne kinematyki
    implementacja algorytmów
    układy FPGA
    Opis:
    This paper presents an application of FPGA to support the calculation of the inverse kinematics problem of a parallel robot. The presented robot is designed for milling by moving the spindle along a desired trajectory generated in Cartesian space. This means that for each point of the trajectory solution of the inverse kinematics problem is needed. The resulting sequence of data creates the joint space trajectory. The trajectory in joint space must be calculated in real time. Required high frequency and complex equations makes the problem of the calculation time crucial. The paper shows how to increase the computing power for inverse kinematics problem solving, preserving required calculation accuracy, by augmenting the arithmetic coprocessor with custom instructions. The paper shows hardware implementation of the accelerator and presents results of calculations performed on Altera FPGA chip.
    W artykule przedstawiono wykorzystanie układu FPGA do wspomagania obliczeń zadania odwrotnego kinematyki robota równoległego. Zaprezentowany robot przeznaczony jest do frezowania przez prowadzenie wrzeciona wzdłuż zadanej trajektorii generowanej w przestrzeni kartezjańskiej. Oznacza to, że dla każdego punktu trajektorii należy rozwiązać zadanie odwrotne kinematyki. Uzyskany ciąg danych tworzy trajektorię w przestrzeni złączowej. Trajektorię w przestrzeni złączowej należy obliczać w czasie rzeczywistym, co przy dużej częstotliwości i złożonych równaniach powoduje, że problem czasu obliczeń staje się istotny. W artykule pokazano, jak za pomocą rozbudowy koprocesora arytmetycznego o własne instrukcje można zwiększyć moc obliczeniową do rozwiązania zadania odwrotnego kinematyki, utrzymując zadaną dokładność obliczeń. Pokazano opracowaną implementację akceleratora obliczeń oraz przedstawiono wyniki otrzymane na układzie firmy Altera.
    Źródło:
    Automatyka / Automatics; 2013, 17, 2; 187-196
    1429-3447
    2353-0952
    Pojawia się w:
    Automatyka / Automatics
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-8 z 8

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies