Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "high-k" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-12 z 12
    Tytuł:
    Comparison of gate leakage current components in metal-insulator-semiconductor structures with high-k gate dielectris
    Autorzy:
    Janik, T.
    Jakubowski, A.
    Majkusiak, B.
    Korwin-Pawłowski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/308423.pdf
    Data publikacji:
    2001
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    MIS structures
    ultrathin dielectrics
    high-k dielectrics
    Opis:
    Numerical simulations of the gate leakage current in metal-insulator-semiconductor (MIS) structures based on the transfer matrix approach were carried out. They show contribution of different components of this current in MIS structures with best known high-k dielectrics such as Ta2O5 and TiO2. The comparison of the gate leakage current in MIS structures with SiO2 layer as well Ta2O5 and TiO2 layers is presented as well. Additionally, the minimum Si electron affinity to a gate dielectric which allows to preserve given level of the gate leakage current is proposed.
    Źródło:
    Journal of Telecommunications and Information Technology; 2001, 1; 65-69
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Glaucony from the condensed Lower-Middle Jurassic deposits of the Križna Unit, Western Tatra Mountains, Poland
    Autorzy:
    Jach, R.
    Starzec, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/191514.pdf
    Data publikacji:
    2003
    Wydawca:
    Polskie Towarzystwo Geologiczne
    Tematy:
    High-Al autochthonous glaucony
    K-Ar dating
    Carpathians
    Tethys
    Opis:
    Lower-Middle Jurassic glaucony-bearing deposits crop out in the Polish part of the Križna Unit in the Western Tatra Mts. These deposits, up to 20 cm thick, consist of glaucony-rich marls and limestones. The glaucony grains constitute up to 30% volume of the deposits. They represent an evolved stage of glauconitization since they contain more than 7% K2O. The content of Al2O3 is high (up to 19.97%, average 16.98%) while the content of Fe2O3 is low (not more than 23.48%, average 12.84%). These features are interpreted as a product of diagenetic processes. The glaucony-bearing deposits were formed at an upper bathyal depth and their rate of deposition was very low, what allowed long-lasting evolution of the glaucony grains. The K-Ar age of the glaucony grains is much younger than the biostratigraphic age of the studied section. The lowering of the K-Ar dates is interpreted as a result of loss of radiogenic Ar from the lattice of the glaucony.
    Źródło:
    Annales Societatis Geologorum Poloniae; 2003, 73, No 3; 183-192
    0208-9068
    Pojawia się w:
    Annales Societatis Geologorum Poloniae
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Gate dielectrics: process integration issues and electrical properties
    Autorzy:
    Schwalke, U.
    Powiązania:
    https://bibliotekanauki.pl/articles/308978.pdf
    Data publikacji:
    2005
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    high-k dielectrics
    CMOS
    Pr2O3
    process integration
    resist removal
    wet chemical cleaning
    wet chemical etching
    RIE
    Opis:
    In this work we report on the process integration of crystalline praseodymium oxide (Pr2O3) high-k gate dielectric. Key process steps that are compatible with the high-k material have been developed and were applied for realisation of MOS structures. For the first time Pr2O3 has been integrated successfully in a conventional MOS process with n+ poly-silicon gate electrode. The electrical properties of Pr2O3 MOS capacitors are presented and discussed.
    Źródło:
    Journal of Telecommunications and Information Technology; 2005, 1; 7-10
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Challenges for 10 nm MOSFET process integration
    Autorzy:
    Östling, M.
    Malm, B. G.
    Haartman, M.
    Hallstedt, J.
    Zhang, Z.
    Hellström, P. E.
    Zhang, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/309004.pdf
    Data publikacji:
    2007
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    sstrained silicon
    silicon-germanium
    silicon-on-insulator (SOI)
    high-k dielectrics
    hafnium oxide
    nanowire
    low frequency noise
    mobility
    metal gate
    Opis:
    An overview of critical integration issues for future generation MOSFETs towards 10 nm gate length is presented. Novel materials and innovative structures are discussed. The need for high-k gate dielectrics and a metal gate electrode is discussed. Different techniques for strain-enhanced mobility are discussed. As an example, ultra thin body SOI devices with high mobility SiGe channels are demonstrated.
    Źródło:
    Journal of Telecommunications and Information Technology; 2007, 2; 25-32
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Evaluation of MOSFETs with crystalline high-k gate-dielectrics: device simulation and experimental data
    Autorzy:
    Zaunert, F.
    Endres, R.
    Stefanov, Y.
    Schwalke, U.
    Powiązania:
    https://bibliotekanauki.pl/articles/308785.pdf
    Data publikacji:
    2007
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    crystalline high-k gate dielectric
    rare-earth oxide
    praseodymium oxide
    gadolinium oxide
    damascene metal gate
    CMP
    CMOS process
    TSUPREM4
    MEDICI
    interface state density
    carrier mobility
    remote coulomb scattering
    Opis:
    The evaluation of the world's first MOSFETs with epitaxially-grown rare-earth high-k gate dielectrics is the main issue of this work. Electrical device characterization has been performed on MOSFETs with high-k gate oxides as well as their reference counterparts with silicon dioxide gate dielectric. In addition, by means of technology simulation with TSUPREM4, models of these devices are established. Current-voltage characteristics and parameter extraction on the simulated structures is conducted with the device simulator MEDICI. Measured and simulated device characteristics are presented and the impact of interface state and fixed charge densities is discussed. Device parameters of high-k devices fabricated with standard poly-silicon gate and replacement metal gate process are compared.
    Źródło:
    Journal of Telecommunications and Information Technology; 2007, 2; 78-85
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Review and perspective of high-k dielectrics on silicon
    Autorzy:
    Hall, S.
    Buiu, O.
    Mitrovic, I. Z.
    Lu, Y.
    Davey, W. M.
    Powiązania:
    https://bibliotekanauki.pl/articles/309000.pdf
    Data publikacji:
    2007
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    high-k dielectrics
    dielectric constant
    hafnia
    interfacial layer
    aluminates
    silicates
    Opis:
    The paper reviews recent work in the area of high-k dielectrics for application as the gate oxide in advanced MOSFETs. Following a review of relevant dielectric physics, we discuss challenges and issues relating to characterization of the dielectrics, which are compounded by electron trapping phenomena in the microsecond regime. Nearly all practical methods of preparation result in a thin interfacial layer generally of the form SiOx or a mixed oxide between Si and the high-k so that the extraction of the dielectric constant is complicated and values must be qualified by error analysis. The discussion is initially focussed on HfO2 but recognizing the propensity for crystallization of that material at modest temperatures, we discuss and review also, hafnia silicates and aluminates which have the potential for integration into a full CMOS process. The paper is concluded with a perspective on material contenders for the "end of road map" at the 22 nm node.
    Źródło:
    Journal of Telecommunications and Information Technology; 2007, 2; 33-43
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Charging Phenomena at the Interface Between High-k Dielectrics and SiOx Interlayers
    Autorzy:
    Engström, O.
    Raeissi, B.
    Piscator, J.
    Mitrovic, I. Z.
    Hall, S.
    Gottlob, H. D. B.
    Schmidt, M.
    Hurley, P. K.
    Cherkaoui, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/308138.pdf
    Data publikacji:
    2010
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    defects
    dielectrics
    high-k
    metal oxide semiconductor
    Opis:
    The transition regions of GdSiO/SiOx and HfO2/ SiOx interfaces have been studied with the high-k layers deposited on silicon substrates. The existence of transition regions was verified by medium energy ion scattering (MEIS) data and transmission electron microscopy (TEM). From measurements of thermally stimulated current (TSC), electron states were found in the transition region of the HfO2/SiOx structures, exhibiting instability attributed to the flexible structural molecular network expected to surround the trap volumes. The investigations were focused especially on whether the trap states belong to an agglomeration consisting of a single charge polarity or of a dipole constellation. We found that flat-band voltage shifts of MOS structures, that reach constant values for increasing oxide thickness, cannot be taken as unique evidence for the existence of dipole layers.
    Źródło:
    Journal of Telecommunications and Information Technology; 2010, 1; 10-19
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Modeling the characteristics of high-k HfO2-Ta2O5 capacitor in Verilog-A
    Autorzy:
    Angelov, G. V.
    Powiązania:
    https://bibliotekanauki.pl/articles/398142.pdf
    Data publikacji:
    2011
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    modelowanie elementów elektronicznych
    model kompaktowy
    symulacja obwodu
    dielektryk bramkowy o wysokiej przenikalności elektrycznej
    Verilog-A
    Spectre
    device modeling
    compact models
    circuit simulation
    high-k gate dielectric
    Opis:
    A circuit simulation model of a MOS capacitor with high-k HfO2-Ta2O5 mixed layer is developed and coded in Verilog-A hardware description language. Model equations are based on the BSIM3v3 model core. Capacitance-voltage (C-V) and current-voltage (I-V) characteristics are simulated in Spectre circuit simulator within Cadence CAD system and validated against experimental measurements of the HfO2-Ta2O5 slack structure.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2011, 2, 3; 105-112
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Surface Potential Modeling of a High-k HfO2-Ta2O5 Capacitor in Verilog-A
    Autorzy:
    Angelov, G. V.
    Powiązania:
    https://bibliotekanauki.pl/articles/397997.pdf
    Data publikacji:
    2012
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    modelowanie elementów elektronicznych
    model kompaktowy
    PSP
    symulacja obwodu
    dielektryk bramkowy o wysokiej przenikalności elektrycznej
    Verilog-A
    Spectre
    device modeling
    compact models
    circuit simulation
    high-k gate dielectric
    Opis:
    A compact model of a high-k HfO2-Ta2O5 mixed layer capacitor stack is developed in Matlab. Model equations are based on the surface potential PSP model. After fitting the C-V characteristics in Matlab the model is coded in Verilog-A hardware description language and it is implemented as external library in Spectre circuit simulator within Cadence CAD system. The results are validated against the experimental measurements of the HfO2-Ta2O5 stack structure.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2012, 3, 3; 111-118
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Properties of thin films of high-k oxides grown by atomic layer deposition at low temperature for electronic applications
    Autorzy:
    Gieraltowska, S
    Wachnicki, Ł
    Witkowski, B S
    Godlewski, M
    Guziewicz, E
    Powiązania:
    https://bibliotekanauki.pl/articles/173591.pdf
    Data publikacji:
    2013
    Wydawca:
    Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
    Tematy:
    high-k oxides
    composite layers
    atomic layer deposition
    transparent electronics
    zinc oxide
    Opis:
    Thin films of high-k oxides are presently used in semiconductor industry as gate dielectrics. In this work, we present the comparison of structural, morphological and electrical properties of binary and composite layers of high-k oxides that include hafnium dioxide (HfO2), aluminum oxide (Al2O3) and zirconium dioxide (ZrO2). We deposit thin films of high-k oxides using atomic layer deposition (ALD) and low growth temperature (60–240 °C). Optimal technological growth parameters were selected for the maximum smoothness, amorphous microstructure, low leakage current, high dielectric strength of dielectric thin films, required for gate applications. High quality of the layers is confirmed by their introduction to test electronic structures, such as thin film capacitors, transparent thin film capacitors and transparent thin film transistors. In the latter structure we use semiconductor layers of zinc oxide (ZnO) and insulating layers of high-k oxide grown by the ALD technique at low temperature (no more than 100 °C).
    Źródło:
    Optica Applicata; 2013, 43, 1; 17-25
    0078-5466
    1899-7015
    Pojawia się w:
    Optica Applicata
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Inicjalizacja segmentacji k-means uwzględniająca rozkład gęstości pikseli
    Autorzy:
    Świta, R.
    Suszyński, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/118366.pdf
    Data publikacji:
    2014
    Wydawca:
    Politechnika Koszalińska. Wydawnictwo Uczelniane
    Tematy:
    FA
    KKZ
    k-means
    kmeans++
    segmentacja
    k-means ++
    segmentation
    High Density
    Opis:
    Artykuł przedstawia modyfikację inicjalizacji KKZ algorytmu k-means, uwzględniającą, oprócz wzajemnych odległości środków segmentów, również rozkład gęstości pikseli. Funkcja gęstości piksela jest sumą odwrotności odległości piksela od pozostałych i jest poddawana oszacowaniu na podstawie odległości piksela od wartości średniej i wariancji wartości pikseli. W eksperymentach segmentacji podlegały cztery różne sekwencje obrazów termicznych uzyskanych metodą termografii aktywnej. Pomimo dodatkowych obliczeń podczas inicjalizacji, metoda wykazała szybszą zbieżność algorytmu z czasami bardzo podobnymi do inicjalizacji KKZ, ale mniejszym błędem końcowym segmentacji.
    This article presents a modification for the KKZ initialization of the k-means segmentation algorithm, which, in addition to the mutual distance of segments, takes into account the density of pixels. Pixel density is expressed asa sum of the inverse of the pixel’s distance to the other pixels and is subjected to estimation based on the distance from the mean and variance of the pixel values. In the experiments, four different sequences of thermal images were used, obtained using active thermography. Despite the additional calculations during initialization, method showed a faster convergence of the algorithm, with processing times very similar to the KKZ initialization, but with a lower final segmentation error.
    Źródło:
    Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej; 2014, 6; 89-98
    1897-7421
    Pojawia się w:
    Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Characterization of Al2O3/4H-SiC and Al2O3/SiO2/4H-SiC MOS structures
    Autorzy:
    Taube, A.
    Guziewicz, M.
    Kosiel, K.
    Gołaszewska-Malec, K.
    Król, K.
    Kruszka, R.
    Kamińska, E.
    Piotrowska, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/953063.pdf
    Data publikacji:
    2016
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    aluminum oxide
    MOS
    silicon carbide
    4H-SiC
    high-K dielectrics
    tlenek glinu
    węglik krzemu
    dielektryki high-k
    Opis:
    The paper presents the results of characterization of MOS structures with aluminum oxide layer deposited by ALD method on silicon carbide substrates. The effect of the application of thin SiO2 buffer layer on the electrical properties of the MOS structures with Al2O3 layer has been examined. Critical electric field values at the level of 7.5–8 MV/cm were obtained. The use of 5 nm thick SiO2 buffer layer caused a decrease in the leakage current of the gate by more than two decade of magnitude. Evaluated density of trap states near the conduction band of silicon carbide in Al2O3/4H-SiC MOS is about of 1×1013 eV−1cm−2. In contrast, the density of the trap states in the Al2O3/SiO2/4H-SiC structure is lower about of one decade of magnitude i.e. 1×1012 eV−1cm−2. A remarkable change in the MOS structure is also a decrease of density of electron traps located deeply in the 4H-SiC conduction band below detection limit due to using of the SiO2 buffer layer.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2016, 64, 3; 537-551
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-12 z 12

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies