Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "embedded real-time system" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-5 z 5
    Tytuł:
    Embedded real-time system for climate control in a complex greenhouse
    Autorzy:
    Candido, A.
    Cicirelli, F.
    Furfaro, A.
    Nigro, L.
    Powiązania:
    https://bibliotekanauki.pl/articles/25752.pdf
    Data publikacji:
    2007
    Wydawca:
    Polska Akademia Nauk. Instytut Agrofizyki PAN
    Tematy:
    control system
    Java
    humidity
    external temperature
    internal temperature
    real-time system
    climate control
    greenhouse
    integrated development
    rainfall
    wind conditions
    embedded real-time system
    Źródło:
    International Agrophysics; 2007, 21, 1
    0236-8722
    Pojawia się w:
    International Agrophysics
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A synthesis of adaptive, low-power real-time embedded systems for ARM big.LITTLE technology
    Autorzy:
    Ciopiński, L.
    Deniziak, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/114109.pdf
    Data publikacji:
    2015
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    self-adaptive system
    real-time embedded system
    adaptive scheduler
    developmental genetic programming
    ARM big.LITTLE
    Opis:
    In this paper, we present a method of a synthesis of adaptive schedulers for real-time embedded systems. We assume that the system is implemented using a multi-core embedded processor with low-power processing capabilities. First, the developmental genetic programming is used to generate the scheduler and the initial schedule. Then during the system execution, the scheduler modifies the schedule whenever the execution time of the recently finished task has been shorter or longer than expected. The goal of rescheduling is to minimize the power consumption while all time constraints will be satisfied. We present a real-life example as well as some experimental results showing the advantages of the method.
    Źródło:
    Measurement Automation Monitoring; 2015, 61, 7; 340-342
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Embedded image processing on Raspberry Pi connectedto the industrial control system
    Autorzy:
    Hrbček, Jozef
    Bubeníková, Emília
    Powiązania:
    https://bibliotekanauki.pl/articles/2064796.pdf
    Data publikacji:
    2019
    Wydawca:
    STE GROUP
    Tematy:
    image processing
    PLC
    measurement
    Raspberry Pi
    real-time
    embedded system
    POWERLINK
    Opis:
    This paper deals with the image processing from the camera for Raspberry Pi connected with real-time communication network to the control system (PLC). The low time delay for receiving and sending commands, data, etc. is very important in the automating production processes. This can be provided by industrial real-time network based on Ethernet. The Ethernet POWERLINK, which is supported on B&R PLCs, is one of them. It is a simple solution for a variety of applications because the POWERLINK is publicly available as the open source. Connecting the PLC and Raspberry Pi with Ethernet POWERLINK opens up many applications in industrial automation. For example, image data obtained using a camera attached to Raspberry Pi can be used to sense image of manufacturing processes and products and evaluate their quality in industrial automation. This article focuses on an image processing unit and the PLC system with CPU redundancy used in the industrial application. Vision systems are often used to improve products quality control, saving costs and time.
    Źródło:
    Multidisciplinary Aspects of Production Engineering; 2019, 2, 1; 62--71
    2545-2827
    Pojawia się w:
    Multidisciplinary Aspects of Production Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Projekt i implementacja laboratoryjnego modułowego manipulatora o pięciu stopniach swobody (5R) z wbudowanym systemem sterowania
    Design and implementation of a laboratory modular manipulator with five degrees of freedom with embedded control system
    Autorzy:
    Augustyn, J.
    Cichocki, Ł.
    Duda, Ł.
    Powiązania:
    https://bibliotekanauki.pl/articles/275809.pdf
    Data publikacji:
    2012
    Wydawca:
    Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
    Tematy:
    manipulator
    system mechatroniczny
    system wbudowany
    system sterowania
    system czasu rzeczywistego
    mechatronic system
    embedded system
    real-time system
    Opis:
    W artykule przedstawiono projekt oraz praktyczną realizację modułowego manipulatora o pięciu stopniach swobody. Omówiono założenia projektowe dotyczące części mechanicznej. Zaprezentowano strukturę wieloprocesorowego, hybrydowego systemu sterowania. Manipulator przeznaczony jest do zastosowań laboratoryjno-dydaktycznych.
    This paper presents the design and practical implementation of the modular manipulator with five degrees of freedom. The conceptual design of mechanical parts is depicted. Manipulator platform uses multiprocessor, hybrid control system. This system was designed and developed. The manipulator can be used for laboratory and educational applications.
    Źródło:
    Pomiary Automatyka Robotyka; 2012, 16, 11; 54-58
    1427-9126
    Pojawia się w:
    Pomiary Automatyka Robotyka
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Multitask real-time architecture supporting predictable management and memory system
    Zarządzanie oraz organizacja systemu pamięci wielozadaniowej przewidywalnej czasowo struktury czasu rzeczywistego
    Autorzy:
    Golly, Ł.
    Powiązania:
    https://bibliotekanauki.pl/articles/152228.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    precision time model
    pipeline interleave
    system-level design
    simulation and modeling
    real-time electronic embedded systems
    precyzyjne modele czasowe
    przeplot wątków
    projektowanie systemowe
    symulacja i modelowanie
    elektroniczne systemy wbudowane czasu rzeczywistego
    Opis:
    The paper presents an extension of interleave pipeline PRET architecture. The main emphasize is made on obtaining deterministic, time predicable data and a program memory system which cooperates with the pipeline processor. The idea is to pass control of all IO operations to a special unit called MACU (Memory Access Control Unit). Thread State Controller (TSC), Dynamic Interleave Controller (DIC) and MACU together with a pipeline processor are proposed, to deliver microarchitecture details, which deal with a number of hardware threads working in the system. The paper also discusses several arbitration policies in MACU and DIC. A few experiments are performed to show benefits of the proposed methodology.
    Praca porusza tematykę przewidywalności czasowej systemów elektronicznych. Problem ten był obiektem badań różnych grup badaczy. Zdaniem autora największym osiągnięciem było przedstawienie architektury potokowej z przeplotem wątków sprzętowych. Główną cechą tego podejścia było usunięcie zjawiska hazardu danych i sterowania. Autor niniejszej pracy zwraca uwagę na kwestie wypracowania schematu zarządzania wielozadaniową architekturą przewidywalną czasowo oraz przewidywalnego czasowo systemu pamięci (pkt. nr 3). Pierwsza kwestia została rozwiązana dzięki zastosowaniu kontrolera kontekstu potoku (pkt. nr 4). Identyfikatory, pamięć stanów wątków (rys. 1), specjalne kolejki do przechowywania identyfikatorów (rys. nr 2) i danych (rys. nr 4) umożliwiły efektywne zarządzanie wątkami sprzętowymi. Zmiana kontekstu potoku (punkt nr 4., rys. 3 oraz 4) następuje, gdy wątek wykonuje rozkaz operacji z pamięcią (rys. nr 5). Dzięki temu podczas wykonywania operacji wejścia/wyjścia, inny wątek będzie mógł realizować swój program. Takie podejście pozwala na ukrycie detali związanych z dostępem do pamięci głównej (implementacja w module MACU) oraz zwiększenie wydajności systemu (pkt. nr 7.). Przedyskutowano także różne schematy arbitrażu przy wprowadzaniu wątków do potoku (algorytmy zaimplementowane w DIC) oraz dostępu do pamięci (algorytmy zaimplementowane w MACU) (pkt. nr 6). Wysunięte tezy potwierdzono wynikami eksperymentalnymi (pkt. nr 6).
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 6, 6; 346-349
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-5 z 5

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies