Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "arytmetyka" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Wyrównaj
Wyświetlanie 1-15 z 57
Tytuł:
Is an interval the right result of arithmetic operations on intervals?
Autorzy:
Piegat, A.
Landowski, M.
Powiązania:
https://bibliotekanauki.pl/articles/330098.pdf
Data publikacji:
2017
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
interval arithmetic
one dimensional interval arithmetic
multidimensional interval arithmetic
RDM interval arithmetic
arytmetyka interwałowa
arytmetyka interwałowa jednowymiarowa
arytmetyka interwałowa wielowymiarowa
Opis:
For many scientists interval arithmetic (IA, I arithmetic) seems to be easy and simple. However, this is not true. Interval arithmetic is complicated. This is confirmed by the fact that, for years, new, alternative versions of this arithmetic have been created and published. These new versions tried to remove shortcomings and weaknesses of previously proposed options of the arithmetic, which decreased the prestige not only of interval arithmetic itself, but also of fuzzy arithmetic, which, to a great extent, is based on it. In our opinion, the main reason for the observed shortcomings of the present IA is the assumption that the direct result of arithmetic operations on intervals is also an interval. However, the interval is not a direct result but only a simplified representative (indicator) of the result. This hypothesis seems surprising, but investigations prove that it is true. The paper shows what conditions should be satisfied by the result of interval arithmetic operations to call it a “result”, how great its dimensionality is, how to perform arithmetic operations and solve equations. Examples illustrate the proposed method of interval computations.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2017, 27, 3; 575-590
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Arytmetyka zredukowanego systemu binarnego
Diminished-1 arithmetic
Autorzy:
Ulman, Z.
Plebanek, M.
Ożarowski, M.
Powiązania:
https://bibliotekanauki.pl/articles/154065.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
system liczbowy
arytmetyka binarna
arytmetyka modulo
liczby Fermata
number system
Fermat numbers
modulo arithmetic
Opis:
Arytmetyka zredukowanego systemu binarnego umożliwia wykonywanie operacji modulo w binarnych układach logicznych liczących modulo . Z tego powodu jest ona chętnie stosowana w algorytmach cyfrowego przetwarzania sygnałów, na przykład do obliczeń transformaty Fouriera modulo liczby Fermata. W literaturze polskiej system ten nie był dotychczas omawiany. Artykuł przedstawia szczegółową definicję zredukowanego systemu binarnego oraz przedstawia zasady wykonywania elementarnych operacji arytmetycznych w układach cyfrowych.
Diminished-1 arithmetic makes possible performing modulo-2n+1 operations in binary arithmetic hardware which computes modulo-2n. For this reason it is willingly used in various digital signal processing applications, for instance in computing modulo-Fermat-number Fourier transforms. In this article the definition of the diminished-1 system is discussed in detail in comparison to the natural binary system. Basic arithmetic diminished-1 operations in binary circuits are also considered.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 4, 4; 76-79
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zastosowanie arytmetyki ułamkowej w reprogramowalnych jednostkach przetwarzających systemów jednoukładowych
Application of the fractional arithmetic in the reprogrammable processing units of the single-chip systems
Autorzy:
Maslennikow, O.
Ratuszniak, P.
Sergiyenko, A.
Pawłowski, P.
Powiązania:
https://bibliotekanauki.pl/articles/1203397.pdf
Data publikacji:
2009
Wydawca:
Politechnika Koszalińska. Wydawnictwo Uczelniane
Tematy:
arytmetyka ułamkowa
system jednoukładowy
arytmetyka stałoprzecinkowa
fractional arithmetic
reprogrammable processing units
single-chip systems
Opis:
W niniejszej pracy przedstawiono wyniki badań autorów nad zaletami i wadami stosowania arytmetyki ułamkowej w jednostkach przetwarzających (arytmetyczno-logicznych) systemów wyspecjalizowanych przeznaczonych do realizacji w nowoczesnych układach reprogramowalnych. Autorzy porównali dokładność obliczeń przeprowadzonych w arytmetyce ułamkowej z odpowiednią dokładnością klasycznej arytmetyki stałoprzecinkowej dla danych wejściowych różnej wielkości oraz opracowali kilka architektur potokowych i równoległych jednostek przetwarzających realizujących wybrane algorytmy algebry liniowej. Implementacja opracowanych przez autorów kilku z wyżej wymienionych architektur w układach FPGA rodziny Xilinx Virtex4 wykazały, że one lepiej wykorzystują zasoby sprzętowe nowoczesnych układów FPGA (np. wbudowane bloki mnożenia, DSP i pamięci RAM/FIFO). Ponadto złożoność sprzętowa jednostek przetwarzających RFA jest nawet kilkukrotnie mniejsza, a maksymalna częstotliwość działania – nawet dwukrotnie większa w porównaniu do odpowiednich parametrów podobnych jednostek przetwarzających działających na liczbach stało- lub zmienno-przecinkowych (przy porównywalnej dokładności obliczeń).
Źródło:
Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej; 2009, 1; 23-58
1897-7421
Pojawia się w:
Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zbadanie możliwości zastosowania arytmetyki interwałowej do wyznaczania sprawności silników indukcyjnych
Research of possibilities of interval arithmetic application to induction motors efficiency determination
Autorzy:
Dąbała, K.
Powiązania:
https://bibliotekanauki.pl/articles/1373739.pdf
Data publikacji:
2009
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
Tematy:
silnik indukcyjny
sprawność silnika
arytmetyka interwałowa
Opis:
There was done a literature insight into interval arithmetic: its historical development, interval notations used by different authors, definitions and theorems. The interval set with operations was classified as an appropriate algebra structure. It was given the traps of interval arithmetic. On the example of electric circuit there was shown a dependence of the interval arithmetic calculation result on the function form. There was done a comparative analysis of efficiency measurement uncertainty determination of induction motors using classical and interval methods.
Źródło:
Maszyny Elektryczne: zeszyty problemowe; 2009, 84; 39-44
0239-3646
2084-5618
Pojawia się w:
Maszyny Elektryczne: zeszyty problemowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Abstrakcja bez bytów abstrakcyjnych
Autorzy:
Urbaniak, Rafał
Powiązania:
https://bibliotekanauki.pl/articles/706018.pdf
Data publikacji:
2012-09-01
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
nominalizm
arytmetyka
liczby
zasady abstrakcji
neologicyzm
Opis:
Teoriomnogościowa redukcja liczb naturalnych do zbiorów nie jest filozoficznie przekonująca: jest zbyt wiele możliwych sposobów jej dokonania, by twierdzić, że którykolwiek z nich ujawnia nam metafizyczną naturę liczb. Alternatywą wydaje się potraktowanie liczb jako obiektów sui generis i wprowadzanie ich za pomocą Zasady Hume’a: „Liczba F-ów jest identyczna z liczbą G-ków wtedy i tylko wtedy, gdy istnieje wzajemnie jednoznaczne przyporządkowanie pomiędzy F-ami i G-kami”. W niniejszej pracy argumentuję, że najbardziej satysfakcjonującą interpretacją tej zasady jest interpretacja nominalistyczna, wedle której zasada ta powiada nam, w jaki sposób można systematycznie wprowadzać wyrażenia nieodnoszące się do niczego, a syntaktycznie zachowujące się jak terminy jednostkowe.
Źródło:
Przegląd Filozoficzny. Nowa Seria; 2012, 3; 7-48
1230-1493
Pojawia się w:
Przegląd Filozoficzny. Nowa Seria
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A realistic tolerant solution of a system of interval linear equations with the use of multidimensional interval arithmetic
Autorzy:
Piegat, Andrzej
Pluciński, Marcin
Powiązania:
https://bibliotekanauki.pl/articles/11542697.pdf
Data publikacji:
2023
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
interval arithmetic
interval linear equation
tolerable solution
multidimensional interval arithmetic
arytmetyka interwałowa
równanie liniowe przedziałowe
arytmetyka interwałowa wielowymiarowa
Opis:
The paper presents a method of determining the robustness of solutions of systems of interval linear equations (ILEs). The method can be applied also for the ILE systems for which it has been impossible to find solutions so far or for which solutions in the form of improper intervals have been obtained (which cannot be implemented in practice). The research conducted by the authors has shown that for many problems it is impossible to arrive at ideal solutions that would be fully robust to data uncertainty. However, partially robust solutions can be obtained, and those with the highest robustness can be selected and put into practice. The paper shows that the degree of robustness to the uncertainty of the entire system can be calculated on the basis of the degrees of robustness of individual equations, which greatly simplifies calculations. The presented method is illustrated with a series of examples (also benchmark ones) that facilitate its understanding. It is an extension of the authors’ previously published method for first-order ILEs.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2023, 33, 2; 229--247
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
O pewnych modyfikacjach teorii skierowanych liczb rozmytych
On certain modifications of ordered fuzzy numbers theory
Autorzy:
Piasecki, Krzysztof
Powiązania:
https://bibliotekanauki.pl/articles/955256.pdf
Data publikacji:
2017
Wydawca:
Uniwersytet w Białymstoku. Wydawnictwo Uniwersytetu w Białymstoku
Tematy:
skierowane liczby rozmyte
arytmetyka
ordered fuzyy number
arithmetic
Opis:
Skierowane liczby rozmyte zostały zdefiniowane w doskonały i intuicyjny sposób przez Witolda Kosińskiego. Z tej przyczyny skierowane liczby rozmyte coraz częściej określa się mianem liczb Kosińskiego. W pierwszej części tej pracy zaproponowano w pełni sformalizowaną definicję liczby Kosińskiego. Definicję tę następnie uogólniono do przypadku skierowanej liczby rozmytej z nieciągłą funkcją przynależności. Istotną wadą arytmetyki zaproponowanej przez Kosińskiego był brak zamknięcia przestrzeni skierowanych liczb rozmytych ze względu na podstawowe działania arytmetyczne, takie jak: dodawanie, odejmowanie, mnożenie i dzielenie. Głównym celem prezentowanej pracy jest taka modyfikacja działań arytmetycznych, aby przestrzeń liczb Kosińskiego była zamknięta z racji zmodyfikowanych działań arytmetycznych.
Ordered fuzzy numbers have been defined in an excellent, intuitive way by Witold Kosiński. For this reason, they are increasingly referred to as Kosiński’s numbers. A fully formalized definition of a Kosiński’s number is proposed in the first part of this work. This definition is generalized so as to fit an ordered fuzzy number with an upper semi-continuous membership function. A significant drawback of Kosiński’s arithmetic is that the space of ordered fuzzy numbers is not closed under addition, subtraction, multiplication, or division. The main aim of this paper is to modify the arithmetic in such a way that the space of ordered fuzzy numbers is closed under the modified arithmetic operations.
Źródło:
Optimum. Economic Studies; 2017, 3(87); 3-18
1506-7637
Pojawia się w:
Optimum. Economic Studies
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Arytmetyka finansowa dla studentów wydziałów inżynierskich politechniki łódzkiej. Doświadczenia po dwóch latach prowadzenia przedmiotu
Financial arithmetic for students of engineering departments of the Lodz University of Technology. Experience after two years of teaching the course
Autorzy:
Długosz, Renata
Lindner, Monika
Powiązania:
https://bibliotekanauki.pl/articles/2031502.pdf
Data publikacji:
2021
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
arytmetyka finansowa
nauka zdalna
Excel
financial arithmetic
remote education
Opis:
W artykule omówiono doświadczenia z dwóch lat prowadzenia przedmiotu „Arytmetyka finansowa” dla studentów wybranych kierunków na Wydziale Budownictwa, Architektury i Inżynierii Środowiska Politechniki Łódzkiej. Przedstawiono trudności i pomysły na ich przezwyciężenie, przede wszystkim w kontekście pracy zdalnej. Podano sposoby motywowania studentów pokolenia Z (ery cyfrowej) do aktywnego udziału w procesie zdalnego uczenia się.
In the article the experience of two years of teaching the "Financial Arithmetic" course for students of selected faculties at the Faculty of Civil Engineering, Architecture and Environmental Engineering of the Łódź University of Technology is discussed. The authors were teaching this subject for two consecutive years. Due to the pandemic, the learning was conducted remotely. This resulted in many additional difficulties, including keeping students engaged and fair verification of their achievements. On the other hand, the fact that each of the students had their own computer with an accessible spreadsheet let the teachers to expand the practical part significantly. In the article difficulties and ideas for overcoming them were presented, mainly in the context of remote work. Some ways of motivating students of "Z generation" to actively participate in the process were given. Between them the project of the construction of student's own business plan was tested and described. The last part of the article presents plans for future improvements.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2021, 72; 29-32
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Une remarque sur la limite des nombres ordinaux
Autorzy:
Hoborski, Antoni
Powiązania:
https://bibliotekanauki.pl/articles/1385898.pdf
Data publikacji:
1921
Wydawca:
Polska Akademia Nauk. Instytut Matematyczny PAN
Tematy:
teoria mnogości
arytmetyka pozaskończona
ciąg fundamentalny
ciąg Cauchy'ego
liczby porządkowe
Opis:
Le but de cette note est de démontrer le théorème: Si ${α_i}$ et ${α_i + β}$ sont deux suites fondamentales, on a: $Lim α_i = Lim (α_i + β)$.
Źródło:
Fundamenta Mathematicae; 1921, 2, 1; 193-198
0016-2736
Pojawia się w:
Fundamenta Mathematicae
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmodyfikowane mnożenie o stałej szerokości bitowej
Improved fixed-width multiplier
Autorzy:
Jamro, E.
Wielgosz, M.
Russek, P.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/158107.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
arytmetyka komputerowa
filtry cyfrowe
układ mnożący
computer arithmetic
digital filters
multiplier
Opis:
Niniejszy artykuł prezentuje nową metodę kompensacji błędu odcięcia dla mnożenia o stałej szerokości bitowej czyli takiej, dla której szerokość bitowa argumentów wejściowych jest taka sama jak wyjścia. Niektóre poprzednie publikacje były oparte na błędnych założeniach, dlatego zadaniem tej publikacji jest wykazanie wspomnianych błędów oraz zaprezentowanie nowej architektury, dla której błąd średni dąży do zera.
Multiplication is usually implemented in hardware as a full bit-width parallel multiplier, i.e., input bit-widths add up to make up the output bit-width. Nevertheless, in most real-world cases, the input bit-width n is the same as the output bit-width. Therefore, in order to reduce a multiplier area, the n LSBs columns of the multiplier are truncated during the multiplication process (see Fig. 1). This introduces a truncation error which can be reduced by an error compensation circuit. The truncation errors presented in the previous papers, e.g. [3, 6, 7], are based on the false assumption; during truncation error calculation it is sufficient to consider only the combination of each partial input bit products aibj. instead of ever input bits ai and bj (see Fig. 2 and Tab. 1). Therefore a proper fixed-width multiplier structure should be introduced (the old one should be redesigned). This paper focuses on optimizing the mean error (ME) of the truncated multiplier. As a result, a novel Improved Variable error Compensation Truncated Multiplier (IVCTM) is proposed which in comparison to [2], reduces the number of AND gates by 1 in the error compensation circuit (see Fig. 3). For the IVCTM, a mean error is significantly lower than for previously published counterparts. The structure of the IVCTM is simplified in comparison to the previously published truncated multiplier [2], therefore it occupies less silicon area.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1133-1136
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
FPGA implementations of low precision floating point multiply-accumulate
Autorzy:
Amaricai, A.
Boncalo, O.
Sicoe, O
Powiązania:
https://bibliotekanauki.pl/articles/397897.pdf
Data publikacji:
2013
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
digital arithmetic
floating point arithmetic
FPGA
field programmable gate array (FPGA)
multiply-accumulate
dot product
arytmetyka cyfrowa
arytmetyka zmiennoprzecinkowa
field-programmable gate array
MAC
iloczyn skalarny
Opis:
Floating point (FP) multiply-accumulate (MAC) represents one of the most important operations in a wide range of applications, such as DSP, multimedia or graphic processing. This paper presents a FP MAC half precision (16-bit) FPGA implementation. The main contribution of this work is represented by the utilization of modern FPGA DSP block for performing both mantissa multiplication and mantissa accumulation. In order to use the DSP block for these operations, the alignment right shifts are performed before the multiply-add stage: a right shift on one of the multiplicand, and, a left shift for the other. This results in efficient DSP usage; thus both cost savings and higher performance (high working frequencies and low latencies) are targeted for MAC operations.
Źródło:
International Journal of Microelectronics and Computer Science; 2013, 4, 4; 159-163
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A New Definition of the Fuzzy Set
Autorzy:
Piegat, A.
Powiązania:
https://bibliotekanauki.pl/articles/908479.pdf
Data publikacji:
2005
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
zbiór rozmyty
prawdopodobieństwo
arytmetyka rozmyta
fuzzy set theory
fuzzy arithmetic
possibility
Opis:
The present fuzzy arithmetic based on Zadeh's possibilistic extension principle and on the classic definition of a fuzzy set has many essential drawbacks. Therefore its application to the solution of practical tasks is limited. In the paper a new definition of the fuzzy set is presented. The definition allows for a considerable fuzziness decrease in the number of arithmetic operations in comparison with the results produced by the present fuzzy arithmetic.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2005, 15, 1; 125-140
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Mnożenie o stałej szerokości bitowej z zaokrąglaniem
Fixed-width multiplier with rounding
Autorzy:
Jamro, E.
Wielgosz, M.
Russek, P.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/154742.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
arytmetyka cyfrowa
filtry cyfrowe
układ mnożący
digital arithmetic
digital filters
digital multiplier
Opis:
Niniejszy artykuł prezentuje mnożenie o stałej szerokości bitowej, dla którego szerokość bitowa argumentów jest taka sama jak danej wyjściowej. Najmłodsze bity wyniku są odrzucane już na etapie mnożenia, dzięki czemu układ zajmuje mniej zasobów kosztem niewielkiego błędu obliczeń, który można zmniejszyć poprzez zastosowanie dodatkowych bitów ochronnych, układu kompensacji błędu oraz operacji zaokrąglania. Niniejszy artykuł proponuje nową architekturę uwzględniające powyższe operacje.
The paper deals with fixed-width multipliers, i.e. multipliers for which inputs and output bit-width is the same. In order to reduce hardware requirements for such a multiplier, some of the multiplier logic is truncated during multiplication process (see Fig. 1). This, however, introduces a calculation error which can be reduced by both special truncation-error compensation logic (e.g. presented in Fig. 2) and by additional guard bits. As presented in Tabs. 1 and 2, for relatively small number of guard bits g, the overall error is determined by the rounding process rather than truncation. Nevertheless, as it is proved in this paper, for g>0, the error compensation logic interfere with the rounding process, e.g. offsets the Mean Error (ME). Therefore a novel multiplier denoted as Mean Error optimized Rounded Truncated Multiplier (MERTM) is presented. The MERTM, instead of rounding, includes additional AND gates in comparison to the VCTM [1]. As a result, for the MERTM, ME approaches zero.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 769-771
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmiennoprzecinkowa jednostka arytmetyczna dla sprzętowej maszyny wirtualnej
A floating point unit for the hardware virtual machine
Autorzy:
Hajduk, Z.
Powiązania:
https://bibliotekanauki.pl/articles/156437.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy FPGA
arytmetyka zmiennoprzecinkowa
field programmable gate array (FPGA)
floating point arithmetic
Opis:
W artykule omówiono, opracowaną dla struktur FPGA, implementację układów realizujących podstawowe operacje arytmetyki zmiennoprzecinkowej. Implementacja charakteryzuje się pewnym kompromisem pomiędzy zapotrzebowaniem na zasoby logiczne układu programowalnego a szybkością realizacji operacji arytmetycznych określoną przez liczbę taktów zegara niezbędną do wykonania operacji. Wspomniane układy zostały wykorzystane jako zasadnicze komponenty zmiennoprzecinkowej jednostki arytmetycznej przeznaczonej dla sprzętowej maszyny wirtualnej. Maszyna ta, implementowana w układach FPGA, jest specjalizowanym mikrokontrolerem wykonującym pośredni kod wykonywalny generowany przez kompilator środowiska inżynierskiego CPDev, przeznaczonego do projektowania oprogramowania sterowników przemysłowych. Wykonane testy wydajności maszyny sprzętowej wyposażonej w zmiennoprzecinkową jednostkę arytmetyczną wskazują, że jest ona średnio kilkadziesiąt razy szybsza od dotychczas istniejących realizacji programowych, wykorzystujących popularne mikrokontrolery AVR i ARM.
Under the CPDev (Control Program Developer) engineering environment, programs written in one of the languages defined in the IEC 61131-3 standard are compiled into the universal intermediate code executed on the side of programmable controllers by the virtual machines [9]. There are software implemented virtual machines, dedicated for the platform with popular AVR and ARM microcontrollers, and also there is a recently developed hardware virtual machine implemented using FPGA devices [2]. The hardware virtual machine, which in fact is a specialized microcontroller described in the Verilog Hardware Description Language [3], is several dozen times faster then its software counterparts [2]. But the main drawback of the existing hardware virtual machine is a lack of the ability of executing the floating point computations. The paper presents an architecture of the floating point arithmetic unit accomplishing basic floating point operation, designed for the hardware virtual machine. There are quite a lot of publications concerning FPGA implementation of the floating point arithmetic, for instance [6, 7, 8, 10, 11]. In this paper the realization of basic float-ing point operation, balanced between logic resources requirements and speed of computing (defined by the number of clock cycles necessary to end up a floating point operation), is presented. Figs. 1 and 2 show a simplified micro-architecture of the single precision (according to IEEE 754-1985 standard [5]) floating point multiplier and adder. A floating point divider has roughly the same structure as the multiplier - it differs in states functions performed by some blocks. A few different realizations of the multiplier and adder unit were designed - the details are presented in Tabs. 1 and 3. The general trend is as follows: a shorter clock cycle necessary to execute the operation needs more logic resources of FPGA. A floating point unit for the hardware virtual machine was designed based on the floating point multiplier, divider and adder blocks. Apart from the mentioned above basic floating point operation, the floating point unit also performs operations like: comparison and relation (equals, not equals, more than, more than or equal etc.), absolute value, negation, integer value to floating point value conversion, floating point to integer conversion (rounding, truncating) and some functions fetched from IEC 61131-3 standard like MIN, MAX, LIMIT. To compare performance of the hardware virtual machine equipped with the floating point unit and its software counterparts, the Whetstone based benchmark [1] was written in ST language. The test results are given in Tab. 4. The hardware virtual machine (implemented using Xilinx Spartan 3-AN FPGA XC3S1400AN-4FGG676) is several times faster than the software one implemented on AVR and ARM microcontrollers, and even a little bit faster than the PC based virtual machine (under .NET environment).
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 82-85
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
On practical problems with the explanation of the difference between possibility and probability
Autorzy:
Piegat, A.
Powiązania:
https://bibliotekanauki.pl/articles/970096.pdf
Data publikacji:
2005
Wydawca:
Polska Akademia Nauk. Instytut Badań Systemowych PAN
Tematy:
system rozmyty
arytmetyka rozmyta
możliwość
prawdopodobieństwo
fuzzy systems
fuzzy arithmetic
possibility
probability
Opis:
In his famous paper "Fuzzy Sets as a Basis for a Theory of Possibility" (Zadeh, 1978) Professor Lofti Zadeh introduced the notion of possibility distribution [pi]x and tlie concept of possibility measure. He denned in the paper the possibility distribution function to be numerically equal to the membership function ([pi]x = [my]F). In this paper Professor Zadeh draws the special attention of the reader to the fact that: "... there is a fundamental difference between probability and possibility". To explain this difference he had given a special example illustrating the difference, which then was cited by many authors of books on Fuzzy Set Theory and gained great importance for understanding the notion of possibility. In the paper the author presents his doubts as to this important example, explains why it is incorrect and gives a correct version of the example based on the notion of possibility distribution of Dubois and Prade.
Źródło:
Control and Cybernetics; 2005, 34, 2; 505-524
0324-8569
Pojawia się w:
Control and Cybernetics
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 57

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies