Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "SOC" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-10 z 40
Tytuł:
Problem określenia właściciela ekonomicznego majątku i akcji spółek Skarbu Państwa
The specification of economic owner of the State Owned Companies’ property and shares
Autorzy:
Postuła, Igor
Powiązania:
https://bibliotekanauki.pl/articles/420096.pdf
Data publikacji:
2013
Wydawca:
Wydawnictwo Uniwersytetu Ekonomicznego we Wrocławiu
Tematy:
economic owner
Sate Owned Company (SOC)
SOC’s property
SOC’s shares
Opis:
The purpose of the article is to indicate the economic owner of the State Owned Companies’ (SOCs’) property and shares. The research consists of regulation analysis and large sample analysis conducted among SOCs’ management and supervisory boards’ members and officials of Polish Ministry of Treasury that supervise SOCs. The research findings indicate that the entities that may be regarded as the economic owner of SOCs’ property and shares are not the legal owners of these assets at the same time. This condition may evoke conflicts in residual situations, lead to the ineffective allocation of assets and generate transaction and property rights costs.
Źródło:
Nauki o Zarządzaniu; 2013, 3(16); 91-108
2080-6000
Pojawia się w:
Nauki o Zarządzaniu
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Moduł dydaktyczny z układem FPGA emulującym mikroprocesor
Use of FPGA chip for emulation of a didactic module microprocessor
Autorzy:
Chrząszcz, J.
Kompa, K.
Mazur, G.
Powiązania:
https://bibliotekanauki.pl/articles/154777.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPGA
SOC
prototypowanie
systemy mikroprocesorowe
dydaktyka
SoC
prototyping
microprocessor systems
training
Opis:
Tematem artykułu jest studium użycia układu FPGA do emulacji działania mikroprocesora w zastosowaniach dydaktycznych. Zaprezentowano proces powstawania rozwiązania od etapu analizy wymagań, przez architekturę do opisu implementacji, ze wskazaniem istotnych uwarunkowań użytkowych i technologicznych oraz kluczowych decyzji. Wynikiem przedstawionych prac jest moduł użyty po raz pierwszy w zajęciach laboratoryjnych w bieżącym semestrze.
The paper presents a case study of using the FPGA chip for emulating a microprocessor system for didactic purposes. Inside the FPGA chip there are implemented an open source Z80 processor core together with code and data memory blocks connected to the proces-sor bus as well as UART peripheral. The emulated processor bus behaviour is compliant with the original Z80 bus. Therefore, a student is able to connect external devices to the bus (by means of the appropriate connectors, three-state buffers and address decoding circuits). The UART peripheral, which is connected to the external USB/UART converter, is used by the NoICE commercial monitoring application. By means of this application, a student is able, among others, to load own program to the Z80 system, execute the code stepwise or in the free run mode, observe and modify content of the memory connected to the Z80 processor bus. Z80 processor core is shared between the NoICE monitor program and the user's code. The presented hardware platform allows for implementation of other 8-bit microprocessors as well. This way students may learn the modern System On Chip concept (SOC). Moreover, the module can be also used to teach the issues of logic circuit implementation inside the FPGA. The result of presented work is a versatile laboratory module, used since 2010 in the microprocessor systems laboratory at the Warsaw University of Technology.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 796-798
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja algorytmu detekcji twarzy w obrazach cyfrowych z układem SoC Zynq
SoC Zynq-based implementation of a face detection algorithm in digital images
Autorzy:
Wujek, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/155729.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
detekcja twarzy
FPGA
SoC
face detection
Opis:
W artykule przedstawiono koncepcję i projekt mikrosystemu do detekcji twarzy w obrazach cyfrowych z użyciem układu programowalnego SoC z rodziny Zynq firmy Xilinx [1]. Algorytm detekcji twarzy polega na wyodrębnieniu podstawowych cech twarzy i określeniu ich położenia w obrazie. Przedstawiono wyniki implementacji programowej w środowisku MATLAB/PC oraz implementacji sprzętowej. Obie implementacje przebadano pod względem złożoności oraz szybkości działania. W realizacji sprzętowej uzyskano porównywalną szybkość detekcji/lokalizacji twarzy i ponad 10-krotnie krótszy czas wyodrębniania cech twarzy.
In this paper there is presented the design of an integrated microsystem for face detection in digital images, based on a new SoC Zynq from Xilinx [1]. Zynq is a new class of SoCs which combines an industry-standard ARM dual-core Cortex-A9 processing system with 28 nm programmable logic. This processor-centric architecture delivers a comprehensive platform that offers ASIC levels of performance and power consumption, the ease of programmability and the flexibility of a FPGA. The proposed algorithm for face detection operates on images having the resolution of 640x480 pixels and 24-bit color coding. It uses three-stage processing: normalization, face detection/location [2] and feature extraction. We implemented the algorithm in a twofold way: (1) using MATLAB/PC, and (2) hardware platform based on ZedBoard from Avnet [3] with Zynq XC7Z020 SoC. Both implementations were examined in terms of complexity and speed. The hardware implementation achieved a comparable speed of face detection/location but was over 10-times faster while extracting the features of faces in digital images. A significant speedup of feature extraction results from the parallelized architecture of a hardware accelerator for calculation of mouth and eyes locations. The proposed microsystem may be used in low-cost, mobile applications for detection of human faces in digital images. Since the system is equipped with the Linux kernel, it can be easily integrated with other mobile applications, including www services running on handheld terminals with the Android operating system.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 809-811
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja algorytmu rozpoznawania twarzy z użyciem metody analizy głównych składowych w układzie SoC
A SoC-based implementation of the face recognition algorithm in digital images using principal component analysis
Autorzy:
Wujek, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/155840.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
rozpoznawanie twarzy
FPGA
SoC
face recognition
Opis:
W artykule przedstawiono koncepcję oraz realizację sprzętową mikrosystemu do rozpoznawania twarzy z użyciem metody PCA (Principal Component Analysis) [1-3]. Jako platforma sprzętowa użyty został układ programowalny SoC z rodziny Zynq firmy Xilinx [4]. Realizacja PCA polega na zbudowaniu bazy danych w oparciu o obrazy źródłowe a następnie dopasowaniu poszukiwanej twarzy w bazie danych. W artykule przedstawiono implementację programową w środowisku MATLAB/PC oraz implementację w układzie SoC. Obydwie implementacje przetestowano i przebadano pod względem złożoności oraz szybkości działania. Przedstawiono również ich zalety i wady.
This paper describes the design and implementation of the integrated microsystem for face recognition in digital images, based on a new SoC Zynq from Xilinx [4]. Zynq is a new class of SoCs which contains an industry-standard ARM dual-core Cortex-A9 processing system and 28 nm programmable logic. Face recognition is performed by the well known PCA algorithm (Principal Component Analysis) [1-2]. The proposed microsystem creates database from a number of source images and then identifies faces by PCA fitness. The algorithm was implemented in a twofold way: (1) using MATLAB/PC, and (2) hardware platform based on ZedBoard from Avnet with Zynq XC7Z020 SoC. Both versions of implementations were tested in terms of complexity and speed. It was proved that the hardware implementation worked properly and gave exactly the same results as a software algorithm running on the PC platform. Experimental tests of the PCA-based face recognition system were performed with the use of ORL database [6]. The hardware implementation is relatively slower but fast enough for most real applications of face detection systems in mobile, handheld terminals. Since the proposed microsystem is based on the embedded dual-core ARM Cortex A9 processor and uses Linux kernel it can be easily extended and connected to other digital devices using standard communication interfaces (including wireless channels).
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 423-425
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Układ SoC - FPGA do detekcji twarzy w obrazach cyfrowych
A SoC - FPGA for face detection in digital images
Autorzy:
Wujek, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/155042.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
detekcja twarzy
FPGA
SoC
face detection
Opis:
W artykule przedstawiono wyniki badań dotyczących sprzętowej implementacji algorytmu detekcji twarzy w obrazach cyfrowych z wykorzystaniem układów programowalnych FPGA (Xilinx). Przeprowadzono symulację algorytmu w środowisku PC - Matlab. Przebadany wstępnie algorytm zaimplementowano w układzie FPGA Virtex-4. Wykonano badania eksperymentalne, w których porównano szybkość działania algorytmu w wersji programowej i sprzętowej oraz określono zajętość zasobów układu FPGA.
In this paper there are presented recent results of the authors' work on implementation of face detection algorithms in digital images based on FPGA technology from Xilinx. There was considered a number of existing face detection methods, described in papers [1-3] to find out which one is the best for implementation in a single FPGA device. Then the authors proposed a modified algorithm for face detection that was tested using PC - MATLAB environment. The results of software simulations were used for appropriate adjusting of some essential parameters, according to the requirements of FPGA implementation (the basic limitation is a total number of FPGA resources). The main results of simulations are shown in Tab. 1. The final version of the algorithm was im-plemented in a Virtex-4 FPGA device and tested using a set of example digital images. An important advantage of the proposed SoC for face detection is its speed (2-4 times higher than that for software implementation, as it is shown in Tab. 2). Furthermore, this speed does not depend on the window size used in image analysis. There was also reported the final utilization of FPGA resources (Tab. 3). The experimental results obtained from laboratory tests of the proposed face detection algorithm implemented in a single FPGA device show that the hardware approach to face detection problem has important advantages: high speed, flexibility and relatively low requirements on the total number of FPGA resources.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 889-891
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Mikrosystem z układem Zynq do dystrybucji strumienia danychz chaotycznych generatorów PRBG w sieci LAN
A microsystem with Zynq device for distribution of bit-streams from chaotic PRBG generators in LAN
Autorzy:
Dąbal, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/154422.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
generatory pseudolosowe
chaos
SoC
FPGA
pseudorandom generators
Opis:
W artykule przedstawiono projekt i wyniki badań eksperymentalnych mikrosystemu w układzie SoC Zynq (Xilinx) przeznaczonego do dystrybucji strumienia danych z chaotycznych generatorów pseudolosowych (PRBG) w sieci LAN. Opisano implementację kilku wariantów architektur chaotycznych generatorów binarnych sekwencji pseudolosowych. Kompletny system zajmuje 2% przerzutników i 7% bloków LUT dostępnych w układzie XC7Z020. Szybkość transmisji danych w sieci LAN, w zależności od konfiguracji systemu, wynosi od 8,8 Mb/s do 53,4 Mb/s. Opracowano aplikację do badań i wspomagania prac projektowych z wykorzystaniem proponowanego mikrosystemu.
This paper presents a concept, design and experimental results of a SoC-based microsystem with Zynq device from Xilinx, for distribution of chaotic pseudo-random bit-stream from PRBG via LAN. Several variants of PRBGs architectures have been described and tested. The complete system requires about 2% of flip-flops and 7% of LUTs available in the XC7Z020 device. The maximum speed of data transmission on LAN, depends on the system configuration, and varies from 8.8 Mbps to 53.4 Mbps. A dedicated computer application has been developed to support the research and design with use of the proposed microsystem. Pseudo-random bit-stream generators are used e.g. in cryptography and for testing digital systems. Often there is a need for high-speed transmission of data streams to multiple recipients at the same time. The described system supports the distribution of data obtained from embedded PRBGs over the LAN. In order to manage the distribution process, a dedicated client-server has been proposed. The hardware platform and objectives of the system for generation and distribution of pseudo-random sequences are discussed. There are presented the main features of the tools used for development of the project, the software and the library of utility modules that can be used in dedicated user applications.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 845-847
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The significance of the sense of coherence for various coping resources in stress situations used by police officers in on-the-beat service
Autorzy:
Dåderman, Anna
Colli, Daniel
Powiązania:
https://bibliotekanauki.pl/articles/2178783.pdf
Data publikacji:
2014-03-22
Wydawca:
Instytut Medycyny Pracy im. prof. dra Jerzego Nofera w Łodzi
Tematy:
SOC
comprehensibility
manageability
meaningfulness
CRI
police officers
Opis:
Background: Police officers meet many stressors as part of their occupation. The psychological resource "sense of coherence" (SOC) protects against ill-health, but its impact on coping resources for stress situations has not been studied in the population of police officers. Different approaches to investigate the significance of SOC for different outcomes have been identified in literature, leading to some difficulties in the interpretation and generalization of results. The aim was therefore to explore SOC and the coping resources, and to examine the significance of SOC for various coping resources for stress using different models in a sample of Swedish police officers providing on-the-beat service. Materials and Methods: One hundred and one police officers (age: mean = 33 years, SD = 8; 29 females) were included, and the Orientation to Life Questionnaire (SOC-29) and the Coping Resources Inventory (CRI) were used. The dependent variable in each regression analysis was one of the coping resources: cognitive, social, emotional, spiritual/philosophical, physical, and a global resource. Global SOC-29 and/or its components (comprehensibility, manageability, and meaningfulness) were investigated as independent variables. Results: All CRI and SOC-29 scores except for that of spiritual/philosophical resources were higher than those of reference groups. Manageability was the most important component of SOC for various coping resources in stress situations used by police officers. Conclusion: A deeper study of manageability will give useful information, because this component of SOC is particularly significant in the variation in resources used by police officers to cope with stress. Salutogenesis, the origin of well-being, should be more in focus of future research on workplaces with a high level of occupational stress.
Źródło:
International Journal of Occupational Medicine and Environmental Health; 2014, 27, 1; 3-15
1232-1087
1896-494X
Pojawia się w:
International Journal of Occupational Medicine and Environmental Health
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Pipelined architecture of a chaotic pseudo-random number generator in a Cyclone V SoC device
Autorzy:
Dąbal, P.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/114371.pdf
Data publikacji:
2015
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
chaotic system
random number generators
FPGA
SoC
Opis:
In this paper, we present a novel, optimized microarchitecture of a pseudo-random number generator (PRNG) based on the chaotic model with frequency dependent negative resistances (FDNR). The project was focused on optimization of the PRNG architecture to achieve the highest possible output throughput of the generated pseudo-random sequences. As a result we got a model of the pipelined PRNG that was implemented in Cyclone V SoC from Altera and verified experimentally. All versions of the PRNG were tested by standard statistical tests NIST SP800-22. In addition, we also provide a brief comparison with the PRNG implementation in SoC from Xilinx.
Źródło:
Measurement Automation Monitoring; 2015, 61, 7; 287-289
2450-2855
Pojawia się w:
Measurement Automation Monitoring
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Układ eksperymentalny monitorujący stan naładowania baterii akumulatorowej
Experimental system monitoring the battery charge status
Autorzy:
Krystkowiak, Michał
Gąsiorek, Amadeusz
Mielczarek, Norbert
Powiązania:
https://bibliotekanauki.pl/articles/377140.pdf
Data publikacji:
2020
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
bateria akumulatorowa
rezystancja wewnętrzna
stan naładowania
SOC
Opis:
W artykule zaprezentowano układ eksperymentalny umożliwiający monitorowanie stanu naładowania (SOC) konwencjonalnej baterii akumulatorowej typu kwasowo-ołowiowego. Opisano m.in. wybrane metody pozwalające oszacować stan naładowania. W następnej kolejności zaprezentowano, opracowane w ramach prowadzonych prac, algorytmy, które następnie zostały zaimplementowane w systemie procesorowym. Przedstawiono także zbudowany model symulacyjny pozwalający na dodatkową weryfikację poprawności funkcjonowania przedstawionego na łamach niniejszego artykułu rozwiązania.
The article presents an experimental system enabling the monitoring of the state of charge (SOC) of a conventional lead-acid battery. Described include selected methods to estimate the state of charge. Next, algorithms developed as part of the work were presented, which were then implemented in the processor system. A constructed simulation model was also presented, which allows additional verification of the correctness of functioning of the solution presented in this article. To this end, based on the review of the SOC methods used, algorithms have been developed in a simplified and modified version based on the so-called Coulomb Counting. In order to verify the correct operation of the constructed experimental system, the obtained test results were compared not only with the battery manufacturer's data, but also with the results obtained by computer simulation.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2020, 104; 99-108
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Moskiewski konceptualizm - między awangardą a postmodernizmem
Autorzy:
Pietraś, Elżbieta
Powiązania:
https://bibliotekanauki.pl/articles/444279.pdf
Data publikacji:
2007
Wydawca:
Uniwersytet Warmińsko-Mazurski w Olsztynie
Tematy:
conceptualism
underground
soc art
avant-garde
postmodernism
Opis:
The Moscov Conceptualism was one of the famous phenomena of non-official art. It showed emptiness of soviet paintings, literature, art. The Moscow underground was connected by the same feeling and need to change the soviet language poisoned by demagogy of politicians, by the falsity of official slogans and literature. It entered two influential styles in non-formal culture of the 1970s and 1980s. First of them was concentrated on a visual art and used term "soc-art" connected with series of paintings by Vitaly Komar and Alexander Malamid. It compared material forms of soviet ideology (posters, slogans, graphic art) with the profusion of Western commercial advertising products and pop art. The second circle of artists was concentrated near Ilya Kabakov and included not only painters but also great writers like Dmitry Prigov, Lev Rubinstein and Vladimir Sorokin, who used to deconstruct typical socrealistic literature by showing her absurd. This trend was called Moscow Conceptualism and was in many points connected with traditions of avant-garde art, especially futurism and OBERIU.
Źródło:
Acta Neophilologica; 2007, IX; 131-142
1509-1619
Pojawia się w:
Acta Neophilologica
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-10 z 40

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies