Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "MOS transistor" wg kryterium: Temat


Wyświetlanie 1-3 z 3
Tytuł:
Advanced compact modeling of the deep submicron technologies
Autorzy:
Grabiński, W.
Bucher, M.
Sallese, J.-M.
Krummenacher, F.
Powiązania:
https://bibliotekanauki.pl/articles/309312.pdf
Data publikacji:
2000
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
ultra deep submicron (UDSM) technology
compact modeling
EKV MOS transistor model
MOSFET
matching
low power
RF applications
Opis:
The technology of CMOS large-scale integrated circuits (LSI's) achieved remarkable advances over last 25 year and the progress is expected to continue well into the next century. The progress has been driven by the downsizing of the active devices such as MOSFETs. Approaching these dimensions, MOSFET characteristics cannot be accurately predicted using classical modeling methods currently used in the most common MOSFET models such as BSIM, MM9 etc, without introducing large number of empirical parameters. Various physical effects that needed to be considered while modeling UDSM devices: quantization of the inversion layer, mobility degradation, carrier velocity saturation and overshoot, polydepletion effects, bias dependent source/drain resistances and capacitances, vertical and lateral doping profiles, etc. In this paper, we will discuss the progress in the CMOS technology and the anticipated difficulties of the sub-0.25 žm LSI downsizing. Subsequently, basic MOSFET modeling methodologies that are more appropriate for UDSM MOSFETs will be presented as well. The advances in compact MOSFET devices will be illustrated using application examples of the EPFL EKV model
Źródło:
Journal of Telecommunications and Information Technology; 2000, 3-4; 31-42
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Vector Analysis of Electrical Networks for Temperature Measurement of MOS Power Transistors
Zastosowanie analizy wektorowej sieci elektrycznych do pomiaru temperatury tranzystorów MOS
Autorzy:
Torzyk, Błażej
Więcek, Bogusław
Powiązania:
https://bibliotekanauki.pl/articles/2068667.pdf
Data publikacji:
2021
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
Vector Network Analyzer
IR camera measurement
S-parameter
MOS transistor
electrical impedance
VNA
Wektorowy Analizator Sieci
temperatura
parametry rozpraszania
parametry S
tranzystor MOS
impedancja elektryczna
pomiary termowizyjne
Opis:
The article presents the concept of using VNA (Vector Network Analyzer) to measure the temperature of the MOS transistor junction. The method assumes that the scattering parameters of the network consisting of the transistor depend on the temperature. The tests confirmed the influence of temperature on the S11 parameter and the input network capacity during ambient temperature changes in the range of 35-70°C. Measurements were made for the gate-source (G-S) input of the system. The measurements were carried-out with the transistor in the ON/OFF states. In order to validate the measurements, the temperature of the tested element was recorded with the MWIR Cedip-Titanium thermal imaging camera.
W artykule przedstawiono koncepcję wykorzystania wektorowego analizatora sieci VNA (ang. Vector Network Analyzer) do pomiaru temperatury złącza tranzystora MOS. Metoda zakłada, że parametry rozpraszania sieci elektrycznych wewnętrznych struktur tranzystora zależą od temperatury. Badania potwierdziły wpływ temperatury na parametr S11 oraz na pojemność wejściową przy zmianie wartości temperatury otoczenia w zakresie 35-70°C. Pomiary wykonano dla wejścia bramka-źródło (G-S) układu. Pomiary przeprowadzono z tranzystorem w stanach ON/OFF. W celu walidacji pomiarów, temperaturę badanego elementu rejestrowano kamerą termowizyjną MWIR Cedip-Titanium.
Źródło:
Pomiary Automatyka Robotyka; 2021, 25, 4; 83--87
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modelling and Simulation of Normally-Off AlGaN/GaN MOS-HEMTs
Autorzy:
Taube, A.
Sochacki, M.
Szmidt, J.
Kamińska, E.
Piotrowska, A.
Powiązania:
https://bibliotekanauki.pl/articles/226802.pdf
Data publikacji:
2014
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
gallium nitride
MOS-HEMT
high electron mobility
transistor
AlGaN
GaN
simulation
Opis:
The article presents the results of modelling and simulation of normally-off AlGaN/GaN MOS-HEMT transistors. The effect of the resistivity of the GaN:C layer, the channel mobility and the use of high-κ dielectrics on the electrical characteristics of the transistor has been examined. It has been shown that a low leakage current of less than 10⁻⁶ A/mm can be achieved for the acceptor dopant concentration at the level of 5×10¹⁵cm⁻³. The limitation of the maximum on-state current due to the low carrier channel mobility has been shown. It has also been demonstrated that the use of HfO₂, instead of SiO₂, as a gate dielectric increases on-state current above 0.7A/mm and reduces the negative influence of the charge accumulated in the dielectric layer.
Źródło:
International Journal of Electronics and Telecommunications; 2014, 60, 3; 253-258
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-3 z 3

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies