Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "FSM" wg kryterium: Temat


Tytuł:
Zastosowanie metod adaptacyjnych w ocenie stanu środowiska glebowego
Applying the adaptive applications in assessment of the environment soil state
Autorzy:
Gruszczyński, S.
Urbański, K.
Powiązania:
https://bibliotekanauki.pl/articles/385358.pdf
Data publikacji:
2007
Wydawca:
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
Tematy:
zarządzanie środowiskiem
SIP
algorytmy eksploracji danych
systemy neuro-rozmyte
FSM
komitety klasyfikatorów
environmental management
data mining algorithms
neuro-fuzzy systems
Feature Space Mapping
classifiers committees
Opis:
W artykule zaprezentowano wyniki uzyskane z prób zastosowania dwóch algorytmów eksploracji danych pochodzących z obserwacji stanu chemicznego gleb w otoczeniu źródeł niezorganizowanej emisji metali ciężkich. Klasyfikacje standardów koncentracji zanieczyszczeń gleb wykonane przy udziale sieci FSM (Feature Space Mapping) oraz komitetów klasyfikatorów (w tym przypadku były to: FSM+IncNet+drzewa decyzyjne i komitet sieci FSM złożony z egzemplarzy różniących się funkcją transferu) wykazały znaczącą przewagę pojedynczego klasyfikatora FSM. Dodatkowo posiada on możliwość wyekstrahowania z bazy danych reguł klasyfikacji, które później jako makroinstrukcje mogą stać się nieodzownym elementem cyfrowych map glebowych i aktywnie uczestniczyć w budowie systemu informacji o przestrzeni. W obydwu przypadkach głównym ograniczeniem, a tym samym efektywnością zastosowania algorytmów była szczupłość danych użytych w analizie. To zdecydowało o użyciu metody walidacji krzyżowej podczas tworzenia modelu klasyfikacyjnego i tym samym narzuciło ostrożne traktowanie nawet bardzo optymistycznych wyników uzyskanych takim modelem.
The paper presents the results of application two data mining coming from the chemical soils state observations, within the unorganized heavy metals emission. Soil pollution concentration standards classification with the use FSM networks, and also classifications committees (in this case: FSM + IncNet + decision trees, and FSM networks Committee which consists of elements differing by transfer function) show a considerable predominance of single FSM classifier. Additionally it has the possibility to extract the classification rules from the data basis which might be in future applied as macroinstruction for preparing the soil digital maps, and actively participate in SIP construction. In both cases the main restriction and also the algorithm application effectivity was a very little amount of data used in the analyses. This brought to the decision of using the cross validation method, during creating the classification model, and thereby imposes to treat very carefully, even very optimistic results obtained by this model.
Źródło:
Geomatics and Environmental Engineering; 2007, 1, 1; 29-39
1898-1135
Pojawia się w:
Geomatics and Environmental Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wyboczenie sprężyste belek cienkościennych o przekrojach otwartych
The elastic buckling of thin-walled beams with open cross-sections
Autorzy:
Magnucki, Krzysztof
Powiązania:
https://bibliotekanauki.pl/articles/34655793.pdf
Data publikacji:
2010
Wydawca:
Sieć Badawcza Łukasiewicz - Poznański Instytut Technologiczny
Tematy:
wyboczenia sprężyste
belki cienkościenne o przekrojach otwartych
metoda pasm skończonych (FSM)
teoria Vlasova dla prętów cienkościennych
wyboczenie postaciowe pręta
Opis:
Wyboczenie sprężyste ogólne, postaciowe i miejscowe belek cienkościennych o przekrojach otwartych jest opisane z uwzględnieniem aktualnych osiągnięć w świecie. Wyróżnione trzy rodzaje wyboczeń przedstawiono dla przykładowych belek. Zamieszczono rozwiązania analityczne i numeryczne metodą pasm skończonych (FSM). Wskazano na założenia teorii Vlasova dla prętów cienkościennych i zakres jej stosowania. Zwrócono uwagę na wyboczenie postaciowe pręta, które może mieć istotne znaczenie w projektowaniu konstrukcji.
The elastic general, shaped and local thin-walled beams with open cross-section is described with taking into account the current developments in the world. The distinguished three types of bucklings are presented for the exemplary beams. The analytical and numerical solutions with the finite bands methods (FSM) are placed. It is pointed to the assumptions of Vlasova theory for thin-walled rods and its scope. It is paid attention to the shaped buckling of rod which may be important in designing of the construction.
Źródło:
Rail Vehicles/Pojazdy Szynowe; 2010, 4; 22-26
0138-0370
2719-9630
Pojawia się w:
Rail Vehicles/Pojazdy Szynowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The use of the GIS system in optimizing the costs of inspecting technical devices
Autorzy:
Miłek, Marzenna
Stanik, Jerzy
Kiedrowicz, Maciej
Napiórkowski, Jarosław
Powiązania:
https://bibliotekanauki.pl/articles/31342853.pdf
Data publikacji:
2023
Wydawca:
Stowarzyszenie SILGIS
Tematy:
open data
GIS
FSM
field service management
work scheduling
work dispatching
continuous planning
non-disruptive replanning
real-time planning
overconstrained planning
otwarte dane
zarządzanie usługami w terenie
planowanie pracy
przydzielanie pracy
planowanie ciągłe
ponowne planowanie bez zakłóceń
planowanie w czasie rzeczywistym
planowanie z nadmiernymi ograniczeniami
Opis:
Enterprises using cranes, HDS platforms, other handling equipment, or pressure equipment in their activities are subject to registration with the Office of Technical Inspection (UDT), which is obliged to conduct inspection activities on them. Inspections of technical devices are aimed at checking their technical condition. Approximately 1.3 million technical devices are currently subject to UDT supervision in Poland. Annually, UDT inspectors carry out over 1 million tests of technical devices, and the activities carried out by UDT translate into a constant reduction in the accident rate. All this takes place in conditions that require continuous work planning and scheduling. This article aims to present and discuss the use of open-source solutions for planning the work of teams carrying out inspection activities, along with the concept of their use.
Źródło:
GIS Odyssey Journal; 2023, 3, 2; 51-63
2720-2682
Pojawia się w:
GIS Odyssey Journal
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The numerical investigation of thin-walled beams with modified C-sections
Autorzy:
Grenda, M.
Powiązania:
https://bibliotekanauki.pl/articles/94108.pdf
Data publikacji:
2018
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
thin-walled
FSM
numerical investigation
finite strip method
C-sections
cold-formed
badanie numeryczne
Opis:
Demand for thin-walled structures has been increasing for many years. Cold-formed, thin-walled channel beams are the subject of presented research. The local elastic buckling and limit load of these beams subjected to pure bending are investigated. This study includes numerical investigation called the Finite Strip Method (FSM). The presented results give a deep insight into behaviour of such beams and may be used to validate analytical models. The number of works devoted to the theory of thin-walled structures has been steadily growing in recent years. It means that is an increasing interest in practical methods of manufacturing cold-formed thin-walled beams with complicated cross-sections, including also beams with web stiffeners. The ratio of transverse dimensions of beam to its wall-thickness is high, therefore, thin-walled beams are prone to local buckling that may interact with other buckling modes. The stability constraints should be always considered when using cold-formed thin-walled beams.
Źródło:
Archives of Mechanical Technology and Materials; 2018, 38; 57-66
2450-9469
Pojawia się w:
Archives of Mechanical Technology and Materials
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System performance requirements: A standards-based model for early identification, allocation to software functions and size measurement
Autorzy:
Al-Sarayreh, Khalid T.
Meridji, Kenza
Abran, Alain
Trudel, Sylvie
Powiązania:
https://bibliotekanauki.pl/articles/384087.pdf
Data publikacji:
2020
Wydawca:
Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:
non-functional requirements
NFR
performance requirements
international standards
Softgoal Interdependency Graphs
SIGs
COSMIC-FSM
COSMIC-SOA
Opis:
Background: In practice, the developers focus is on early identification of the functional requirements (FR) allocated to software, while the system non-functional requirements (NFRs) are left to be specified and detailed much later in the development lifecycle. Aim: A standards-based model of system performance NFRs for early identification and measurement of FR-related performance of software functions. Method: 1) Analysis of performance NFR in IEEE and ECSS standards and the modeling of the identified system/software performance functions using Softgoal Interdependency Graphs. 2) Application of the COSMIC-FSM method (e.g., ISO 19761) to measure the functional size of the performance requirements allocated to software functions. 3) Use of the COSMIC-SOA guideline to tailor this framework to service-oriented architecture (SOA) for performance requirements specification and measurement. 4) Illustration of the applicability of the proposed approach for specification and measurement of system performance NFR allocated to the software for an automated teller machine (ATM) in an SOA context. Results: A standards-based framework for identifying, specifying and measuring NFR system performance of software functions. Conclusion: Such a standards-based system performance reference framework at the function and service levels can be used early in the lifecycle by software developers to identify, specify and measure performance NFR.
Źródło:
e-Informatica Software Engineering Journal; 2020, 14, 1; 117-148
1897-7979
Pojawia się w:
e-Informatica Software Engineering Journal
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synthesis of Moore FSM with encoding of collections of microoperations implemented with ASIC
Syneza skończonego automatu stanu typu Moorea z kodowaniem zbiorów mikrooperacji implementowanego w układach o strukturze matrycowej
Autorzy:
Barkalov, A.
Titarenko, L.
Hebda, O.
Powiązania:
https://bibliotekanauki.pl/articles/153443.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat typu Moore'a
sieć działań
stany pseudorównoważne
układ logiczny
Moore FSM
graph-scheme of algorithm
pseudoequivalent states
customized matrices
Opis:
The method for reduction of hardware amount in logic circuit of the Moore finite state machine is proposed. The method is oriented on customized matrix technology. It is based on representation of the next state code as a concatenation of the code for class of collection of microoperations and the code of the vertex. Such an approach allows elimination of a dependence between states and microoperations. As a result, both circuits for generation of input memory functions and microoperations are optimized.
: Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp technologii półprzewodnikowej pozwala na tworzenie coraz bardziej złożonych układów cyfrowych. W przypadku produkcji masowej szeroko stosowane są układy ASIC (ang. Application-Specified Integrated Circuits). W układach ASIC automaty skończone są projektowane przy użyciu struktur macierzowych (rys. 1). Jednym z głównych problemów syntezy automatów skończonych ze strukturami macierzowymi jest zmniejszenie powierzchni układu scalonego zajmowanej przez układ logiczny automatu Moore'a. W artykule proponowana jest metoda, która jest zorientowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze matrycowej. Ta metoda jest oparta na przedstawieniu następnego kodu stanu jako konkatenacji kodu klas zbiorów mikrooperacji i kodów wierzchołków. Takie podejście pozwala zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do liczby linii równoważnej automatowi z wyjściami typu Mealy'ego. Oprócz tego przy zastosowaniu danej metody nie istnieje zależność między kodami stanów i kodami zbiorów mikrooperacji co pozwala zmniejszyć liczbę termów w bloku mikrooperacji. Artykuł przedstawia także przykład zastosowania proponowanej metody.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 6, 6; 514-518
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synthesis of Moore finite state machine with transformation of extended state codes
Synteza skończonego automatu stanu typu Moorea z transformacją rozszerzonej przestrzeni kodowej
Autorzy:
Barkalov, A.
Titarenko, L.
Hebda, O.
Powiązania:
https://bibliotekanauki.pl/articles/153066.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat typu Moore'a
CPLD
stany pseudorównoważne
makrokomórka PAL
Moore FSM
pseudoequivalent states
classes
PAL macrocells
hardware reduction
Opis:
The method for reduction of the number of programmable array logic macrocells in a microprogrammed Moore finite state machine circuit is proposed. It is based on representation of the state code as a concatenation of a code for the class of pseudoequivalent states and a code of states inside this class. Such an approach allows eliminating the dependence between states and microoperations. The special code converter is used for formation of microoperations. As a result, both circuits for generation of input memory functions and microoperations are optimized. An example of the proposed method application is given.
Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp w technologii półprzewodnikowej powoduje pojawienie się coraz bardziej złożonych układów cyfrowych, takich jak złożone programowalne układy cyfrowe, gdzie funkcje logiczne są implementowane przy użyciu programowalnych bloków logicznych (ang. Programmable Array Logic, PAL). Jedną z osobliwości PAL jest ograniczona ilość termów [6, 7]. Dla tego jest potrzebna minimalizacja realizowanych funkcji. Układ automatu Moore'a składa się z bloku funkcji wzbudzenia pamięci (BFWP) i bloku mikrooperacji (BMO) (rys. 1), które są implementowane przy użyciu makrokomórek PAL. Znane metody syntezy automatu Moore'a mogą optymalizować tylko jeden z bloków. W artykule proponowana jest metoda zorientowana na redukcję ilości makrokomórek PAL potrzebnych do implementacji skończonego automatu stanu typu Moore'a. Ta metoda bazuje na przedstawieniu kodu stanu jako konkatenacji kodu klasy stanów pseudo-równoważnych i kodu stanów wewnątrz tej klasy. Takie podejście pozwala usunąć zależność między stanami oraz mikrooperacjami. Dla formowania mikrooperacji został użyty specjalny przetwornik kodów (rys. 2). Zaproponowane podejście pozwala zoptymalizować blok wejściowych funkcji pamięci i blok mikrooperacji . Artykuł przedstawia także przykład zastosowania proponowanej metody.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 6, 6; 652-655
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synthesis of Finite State Machines with use of pseudoequivalent states
Synteza skończonych automatów stanów z wykorzystaniem pseudorównoważnych stanów
Autorzy:
Barkalov, A.
Powiązania:
https://bibliotekanauki.pl/articles/151612.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
Moore FSM
logic synthesis
state assignment
CPLD
automat Moore'a
synteza logiczna
Opis:
A new two-stage method of FSMs synthesis for PAL-based CPLD is proposed. It is based on both wide fan-in of PAL cells and existence of the classes of pseudoequivalent states of Moore FSM. The first step aims at decreasing the number of PAL cells used for implementing the input memory functions. The purpose of the second step is decrease in the number of PAL cells in the block of microoperations. An example of application of the proposed method as well as the results of experiments carried out for standard benchmarks are given.
W artykule przedstawiono metody syntezy mikroprogramowalnego układu sterującego z użyciem wbudowanych bloków pamięci. Postęp w technologii półprzewodnikowej powoduje pojawienie się coraz to bardziej złożonych układów cyfrowych VLSI, takich jak złożone programowalne układy cyfrowe CPLD, gdzie funkcje logiczne są implementowane przy użyciu programowalnych bloków logicznych PAL. Obecnie jedną z istotnych kwestii w przypadku implementowania automatów FSM przy zastosowaniu układów CPLD jest zmniejszenie liczby zużycia makrokomórek PAL. Proponowane metody są ukierunkowane na zmniejszenie rozmiaru układu sterującego poprzez zastosowanie transformacji kodów klas pseudorównoważnych w pamięci. Podejście takie pozwala uzyskać uproszczoną formę funkcji przejścia części adresowej układu, dzięki któremu możliwa jest redukcja zasobów sprzętowych potrzebnych do implementacji jednostki sterującej w układach programowalnych typu CPLD bez zmniejszenia wydajności systemu cyfrowego. W artykule zamieszono wprowadzenie teoretyczne, przykład oraz wyniki badań uzyskanych podczas syntezy testowych sieci działań.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 11, 11; 1198-1202
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synthesis of finite state machines for CPLDs
Autorzy:
Czerwiński, R.
Kania, D.
Powiązania:
https://bibliotekanauki.pl/articles/930019.pdf
Data publikacji:
2009
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
synteza logiczna
FSM
kodowanie stanów
optymalizacja logiczna
CPLD
logic synthesis
state assignment
logic optimization
Opis:
The paper presents a new two-step approach to FSM synthesis for PAL-based CPLDs that strives to find an optimum fit of an FSM to the structure of the CPLD. The first step, the original state assignment method, includes techniques of two-level minimization and aims at area minimization. The second step, PAL-oriented multi-level optimization, is a search for implicants that can be shared by several functions. It is based on the graph of outputs. Results of experiments prove that the presented approach is especially effective for PAL-based CPLD structures containing a low number of product terms.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2009, 19, 4; 647-659
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza skończonych automatów Mealyego z liniowym przekształceniem sieci działań i adresowaniem mikrooperacji.
Synthesis of Mealy FSMs with Verticalization of Flow Chart and Addressing of Microoperations
Autorzy:
Bukowiec, A.
Powiązania:
https://bibliotekanauki.pl/articles/152584.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat stanów
jednostka sterująca
układy programowalne
FSM
control unit
FPD
Opis:
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych w programowalnym układzie matrycowym do implementacji skończonego automatu stanów (FSM) z wyjściami typu Mealy'ego. Zaproponowana metoda oparta jest na liniowym przekształceniu początkowej sieci działań. W rezultacie takiego przekształcenia wszystkie mikrooperacje w przekształconej sieci działań stają się kompatybilne. Umożliwia to zakodowanie każdej mikrooperacji za pomocą binarnego kodu na możliwie minimalnej liczbie bitów. W sytuacji takiej do implementacji systemu mikrooperacji potrzebny jest tylko jeden dekoder. Dodatkowo w celu zachowania tej samej liczby stanów do generowania kolejnych adresów mikrooperacji wykorzystany zostaje licznik. Metoda ta zapewnia zmniejszenie liczby wyjść części kombinacyjnej automatu Mealy'ego w porównaniu z tą samą charakterystyką automatu Mealy'ego z kodowaniem kompatybilnych mikrooperacji. W artykule zaproponowana również została metoda syntezy z wykorzystaniem powyższych przekształceń. Metoda ta została zilustrowana przykładem.
The method of decreasing of logic amount in programmable device implementing the logic circuit of finite state machine (FSM) is proposed. Method is based on verticalization of flow chart. As a result of verticalization all microoperations are compatible ones. It permits to encode each microoperation by code with minimal possible number of bits. In this case only one decoder is used for implementation of the microoperations system. Additionally, there is used a counter for generation of microoperations addresses. This manipulation allows to secure the same number of states like for algorithm before verticalization. This method permits to minimize number of outputs of the combinational part of Mealy FSM in comparison with the same characteristic of Mealy FSM with encoding of fields of compatible microoperations.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 27-29
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza logiczna układów sekwencyjnych realizowanych w strukturach CPLD opisanych za pomocą języka VHDL
Logic synthesis of sequential automata implemented in CPLDs, and described in VHDL
Autorzy:
Czerwiński, R.
Kania, D.
Powiązania:
https://bibliotekanauki.pl/articles/155712.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automaty sekwencyjne
kodowanie stanów
CPLD
VHDL
FSM
state assignment
Opis:
W artykule przedstawiono problem kodowania stanów wewnętrznych automatów sekwencyjnych ukierunkowany na realizację układu w strukturze matrycowej typu PAL. Opracowano sposób uwzględniania elementów dwupoziomowej minimalizacji oraz elementów dopasowania już na etapie kodowania stanów wewnętrznych. Sporo miejsca poświęcono problemowi opisu automatu w języku opisu sprzętu VHDL pod kątem efektywnego przeprowadzenia syntezy logicznej w systemie Quartus II. Skuteczność metod kodowania i opracowanego opisu potwierdzają uzyskane wyniki eksperymentów.
The paper concerns the problem of state assignment for finite state machines (FSM), targeting at PAL-based CPLDs implementations. The main feature of a PAL-based cell is a limited number of product terms (k AND-gates) that are connected to a single sum (OR-gate). Methods, that do not take into account this limited number of product terms in the process of state assignment, usually lead to multi-cell and multi-level structures. To make allowance for number of product terms the elements of two-level minimization and elements of technology mapping must be taken into account in the process of state assignment. This is possible thanks to Primary and Secondary Merging Conditions and Implicants Distribution Table. The problem of the sequential automata VHDL design is also considered. The VHDL design description of the FSM for Quartus II is proposed. Experimental results consider the efficiency of the proposed methods.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 45-47
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza automatu Moore’a z wbudowanym blokiem pamięci w strukturach programowalnych
EMB-based synthesis of Moore FSM
Autorzy:
Kołopieńczyk, M.
Barkalov, A.
Titarenko, L.
Powiązania:
https://bibliotekanauki.pl/articles/972136.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
Moore FSM
RAM
wbudowane bloki pamięci
projektowanie
układy logiczne
Mealy FSM
FPGA
Embedded Memory Block
design
logic circuit
Opis:
W artykule zostanie przedstawiona metoda umożliwiająca syntezę skończonego automatu stanów typu Moore’a z wbudowanym blokiem pamięci (ang. Embedded Memory Blocks, EMB) w strukturach programowalnych typu FPGA (ang. Field Programmable Gate Array, FPGA). Zaproponowana metoda bazuje na kodowaniu pewnej wybranej części zbioru warunków logicznych przez dodatkowe zmienne. W artykule zostanie zaprezentowany przykład projektowania układu.
The model of the Moore finite state machine (FSM) is very often used for representing a control unit [1]. Nowadays, two classes of programmable logic devices: complex programmable logic devices (CPLD) and field-programmable gate arrays (FPGA) are used for implementing logic circuits of FSMs [2, 3]. This paper deals with FPGA-based Moore FSMs. It is very important to use EMBs in the logic design. It leads to decreasing in both the number of interconnections and chip area occupied by an FSM logic circuit. In turn, it results in decrease in the propagation time as well as the consumed power of a circuit [9]. A lot of methods for implementing an FSM logic circuit with RAMs are known [10 – 19]. For rather complex FSMs, the method of replacement of logical conditions [20] is used. In this case, optimization efforts target hardware reduction for the multiplexer executing the replacement. In this paper we propose a method based on existence of pseudoequivalent states of the Moore FSM for solving this problem [21]. The method is based on replacement of some part of the set of logical conditions by additional variables. It results in diminishing the number of LUTs in the multiplexer used for replacement of logical conditions. To represent a control algorithm, the language of graph-schemes of algorithms [20] is used. An example of application of the proposed design method is given.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 776-780
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza automatów stanów typu Mealyego z liniowym przekształceniem sieci działań i adresowaniem mikroinstrukcji
Synthesis of Mealy FSMs with Verticalization of Flow Chart and Addressing of Microinstructions
Autorzy:
Bukowiec, A.
Barkalov, A. A.
Powiązania:
https://bibliotekanauki.pl/articles/155643.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat stanów
jednostka sterująca
układy programowalne
FSM
control unit
FPD
Opis:
W referacie została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych w programowalnym układzie matrycowym do implementacji skończonego automatu stanów (FSM) z wyjściami typu Mealy'ego. Zaproponowana metoda oparta jest na liniowym przekształceniu początkowej sieci działań. W rezultacie takiego przekształcenia wszystkie mikrooperacje w przekształconej sieci działań stają się kompatybilne. Umożliwia to zakodowanie każdej mikrooperacji za pomocą binarnego kodu na możliwie minimalnej liczbie bitów. W sytuacji takiej do implementacji systemu mikrooperacji potrzebny jest tylko jeden dekoder. Dodatkowo w celu zachowania tej samej liczby stanów zastosowano adresowanie mikroinstrukcji. Adres mikroinstrukcji generowany jest przez układ kombinacyjny automatu, następnie dekoder generuje mikrooperację na podstawie adresu mikroinstrukcji i kodu mikrooperacji, generowanego przez licznik mikrooperacji. Metoda ta zapewnia zmniejszenie liczby wyjść części kombinacyjnej automatu Mealy'ego w porównaniu z tą samą charakterystyką automatu Mealy`ego z kodowaniem klas kompatybilnych mikrooperacji.
The method of decreasing of logic amount in programmable device implementing the logic circuit of finite state machine (FSM) is proposed. Method is based on verticalization of flow chart. As a result of verticalization all microoperations are compatible ones. It permits to encode each microoperation by code with minimal possible number of bits. In this case only one decoder is used for implementation of the microoperations system. Additionally, there is used a register for microinstruction addresses and a counter for generation of code of microoperation. This manipulation allows to secure the same number of states like for algorithm before verticalization. This method permits to minimize number of outputs of the combinational part of Mealy FSM in comparison with the same characteristic of Mealy FSM with encoding of fields of compatible microoperations.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 115-117
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Statechart-based Controllers Synthesis in FPGA Structures with Embedded Array Blocks
Autorzy:
Łabiak, G.
Borowik, G.
Powiązania:
https://bibliotekanauki.pl/articles/226148.pdf
Data publikacji:
2010
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
digital controller
statechart
FSM
decomposition
FPGA
symbolic methods
embedded memory
Opis:
Statechart diagrams, in general, are visual formalism for description of complex systems behaiour. Digital controllers, which act as reactive systems, can be very conveniently modeled with statecharts and efficiently synthesized in modern programmable devices. The paper presents in details syntax and semantics of statecharts and new implementation scheme. The issue of statecharts synthesis is not still ultimately solved. Main feature of the presented approach is the transformation of statechart diagrams into Finite State Machine, and through KISS format, functional decomposition and mapping into Embedded Memory Blocks. Embedded Memory are part of the modern programmable devices.
Źródło:
International Journal of Electronics and Telecommunications; 2010, 56, 1; 13-24
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Realizacja rejestru wyjściowego w układzie cyfrowym automatu z liniowym przekształceniem mikroinstrukcji
Implementation of output register of digital circuit of FSM with verticalized microinstructions
Autorzy:
Bukowiec, A.
Barkalov, A. A.
Powiązania:
https://bibliotekanauki.pl/articles/156288.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat stanów
jednostka sterująca
rejestr
FSM
control unit
register
Opis:
W artykule została omówiona budowa oraz implementacja w strukturze FPGA rejestru wyjściowego w układzie cyfrowym skończonego automatu stanów z wyjściami typu Mealy'ego przy zastosowaniu liniowego przekształcenia mikroinstrukcji. Przy zastosowaniu liniowego przekształcenia mikroinstrukcji wszystkie mikrooperacje wchodzące w skład jednej mikroinstrukcji generowane są szeregowo. W sytuacji gdy nie zaburzy to działania całego systemu może zostać zastosowany rejestr wyjściowy zbudowany z przerzutników typu D, jednak w sytuacji kiedy wymagane jest aby wszystkie mikrooperacje wchodzące w skład jednej mikroinstrukcji generowane były równolegle niezbędne jest zastosowanie specjalnej organizacji rejestru wyjściowego. Zaproponowany w artykule rejestr zapamiętuje kolejne mikrooperacje wchodzące w skład jednej mikroinstrukcji a po załadowaniu ostatniej mikrooperacji wystawia na wyjściu całą mikroinstrukcję. Taki stan wyjść utrzymywany jest aż do momentu całkowitego zapisania kolejnej mikroinstrukcji, która pojawi się na wyjściu dopiero po jej całkowitym zapisaniu w rejestrze. W celu identyfikacji końca mikroinstrukcji wprowadzony jest dodatkowy sygnał, który ustawiany jest jednocześnie wraz z ostatnią mikrooperacją wchodzącą w skład danej mikroinstrukcji.
In this paper, the structure and implementation into FPGA device of output register of digital circuit of finite state machine with Mealy outputs and applied verticalization of microinstructions is described. After verticalization of microinstructions all microoperations from this microinstruction are generated serially. If such manipulation do not affect properly working of whole system there can be applied regular output register be means of D type flip-flops. In the case, when there is required parallel execution of all microoperations there is also required applying of special architecture of output register. The proposed architecture of output register is build up two levels of registers. The register (T type) of first level remember serially generated microoperations from one microinstruction. When whole microinstruction is written into this register then it is stored in the register (D type) of second level. Value of the register of second level is not changed until next microinstruction is fully written. The end of microinstruction is indicated by special additional signal y0. It is generated parallel with last microoperation from particular microinstruction. This signal is used to store whole microinstruction in the register of second level and to reset the register of first level.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 565-568
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies