Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Circuit Test" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-14 z 14
    Tytuł:
    Wavelet energy-based mahalanobis distance metric for testing analog and mixed-signal circuits
    Autorzy:
    Spyronasios, A. D.
    Dimopoulos, M. G.
    Hatzopoulos, A. A.
    Powiązania:
    https://bibliotekanauki.pl/articles/398112.pdf
    Data publikacji:
    2010
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    analogowy i mieszany test sygnału
    test obwodu
    falki
    odległość Mahalanobisa
    Analog and Mixed-Signal Testing
    Circuit Test
    wavelets
    Mahalanobis distance
    Opis:
    In this paper a test method based on the wavelet transformation of the measured signal, be it supply current (Ips) or output voltage (Vout) waveform, is presented. In the wavelet analysis, a Mahalanobis distance test metric is introduced utilizing information from the wavelet energies of the first decomposition level of the measured signal. The tolerance limit for the good circuit is set by statistical processing data obtained from the fault-free circuit. Simulation comparative results on benchmark circuits for testing both hard faults and parametric faults are presented showing the effectiveness of the proposed testing scheme.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2010, 1, 2; 218-224
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Układ pomiaru symetrycznych i asymetrycznych prądów zwarciowych z zastosowaniem wielozakresowych przekładników prądowych w warunkach laboratorium zwarciowego
    The system of measurement of symmetrical and asymmetric short circuit current with multi range current transformers in conditions of short-circuit testing laboratory
    Autorzy:
    Babiuch, Michał
    Olak, Jan
    Powiązania:
    https://bibliotekanauki.pl/articles/267651.pdf
    Data publikacji:
    2019
    Wydawca:
    Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
    Tematy:
    badania zwarciowe
    pomiar prądów zwarciowych
    przekładnik prądowy
    short-circuit test
    short-circuit current measurement
    current transformer
    Opis:
    W artykule przedstawiono różne wymagania zawarte w normach przedmiotowych, dotyczące parametrów probierczych dla aparatury elektroenergetycznej i różnych rodzajów badań wykonywanych w laboratorium zwarciowym. Opisano wyposażenie badawczo pomiarowe Zwarciowni Instytutu Elektrotechniki w Warszawie (IEL). Przedstawiono układ pomiaru prądów zwarciowych przy użyciu nowo opracowanych przekładników. Opisano metodę sprawdzenia dokładności przekładników prądowych do pomiaru prądów zwarciowych i zamieszczono przykładowe wyniki i oscylogramy z badań. Układ został wdrożony i jest eksploatowany w Zwarciowni IEL.
    The article contains an overview of various requirements for the parameters of the Short-Circuit Testing Laboratory: symmetrical and asymmetrical short-circuit currents, time constant for the disappearance of the constant short-circuit component, asymmetrical peak factor and various types of short-circuit tests performed on various devices operating in power systems, contained in different subject standards . The equipment of the Short-Circuit Testing Laboratory of the Electrotechnical Institute and the modernized test chamber No. 6 is described, equipped with new multi range current transformers and a modern measuring system for short-circuit current. The method of checking the accuracy of current transformers for measuring short-circuit currents is described and example oscillograms are given. The values of the adopted parameters of the transformers and the way of designing the test track are highlighted, enabling the simplification of preparatory works to carry out short-circuit tests and research organization. The article contains electrical diagrams of measurement systems, diagrams of current transformer windings and photograph of modernized test chamber No. 6.
    Źródło:
    Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2019, 62; 159-162
    1425-5766
    2353-1290
    Pojawia się w:
    Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    The stand for resource tests of drive lines the close circuit
    Stend dlja resursnykh ispytanijj kardannykh peredach v zamknutom konture
    Autorzy:
    Pastukhov, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/76459.pdf
    Data publikacji:
    2013
    Wydawca:
    Komisja Motoryzacji i Energetyki Rolnictwa
    Tematy:
    resource test
    drive line
    closed circuit
    tooth gearing
    durability
    technical solution
    rational design
    modern system
    Źródło:
    Motrol. Motoryzacja i Energetyka Rolnictwa; 2013, 15, 7
    1730-8658
    Pojawia się w:
    Motrol. Motoryzacja i Energetyka Rolnictwa
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Supercapacitor Degradation Assesment by Power Cycling and Calendar Life Tests
    Autorzy:
    Sedlakova, V.
    Sikula, J.
    Majzner, J.
    Sedlak, P.
    Kuparowitz, T.
    Buergler, B.
    Vasina, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/221305.pdf
    Data publikacji:
    2016
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    supercapacitor equivalent circuit
    supercapacitor parameter evaluation
    supercapacitor reliability
    power cycling life test
    calendar life test
    Opis:
    Degradation of Supercapacitors (SC) is quantified by accelerated ageing tests. Energy cycling tests and calendar life tests are used since they address the real operating modes. The periodic characterization is used to analyse evolution of the SC parameters as a whole, and its Helmholtz and diffusion capacitances. These parameters are determined before the ageing tests and during 3 × 105 cycles of both 75% and 100% energy cycling, respectively. Precise evaluation of the capacitance and Equivalent Series Resistance (ESR) is based on fitting the experimental data by an exponential function of voltage vs. time. The ESR increases linearly with the number (No) of cycles for both 75% and 100% energy cycling, whereas a super-linear increase of ESR vs. time of cycling is observed for the 100% energy cycling. A decrease of capacitance in time had been evaluated for 2000 hours of ageing of SC. A relative change of capacitance is ΔC/C0 = 16% for the 75% energy cycling test and ΔC/C0 = 20% for the 100% energy cycling test at temperature 25°C, while ΔC/C0 = 6% for the calendar test at temperature 22°C for a voltage bias V = 1.0 Vop. The energy cycling causes a greater decrease of capacitance in comparison with the calendar test; such results may be a consequence of increasing the temperature due to the Joule heat created in the SC structure. The charge/discharge current value is the same for both 75% and 100% energy cycling tests, so it is the Joule heat created on both the equivalent series resistance and time-dependent diffuse resistance that should be the source of degradation of the SC structure. The diffuse resistance reaches a value of up to 30Ω within each 75% energy cycle and up to about 43Ω within each 100% energy cycle.
    Źródło:
    Metrology and Measurement Systems; 2016, 23, 3; 345-358
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Problem tolerancji w testowaniu elektronicznych układów w pełni różnicowych
    Tolerance problem in testing of fully differential electronic circuits
    Autorzy:
    Toczek, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/327522.pdf
    Data publikacji:
    2008
    Wydawca:
    Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
    Tematy:
    układ analogowy
    testowanie
    układy w pełni różnicowe
    model probabilistyczny testu
    ocena ryzyka
    analog circuit testing
    fully differential circuits
    probabilistic model for test
    risk evaluation
    Opis:
    Rozrzuty tolerancyjne silnie wpływają na proces decyzyjny, oparty na testowaniu w pełni różnicowych układów elektronicznych metodą zorientowaną na uszkodzenia. Skutkiem tolerancji są napięcia rezidualne w nieuszkodzonym układzie testowanym, oraz niepewność progu komparacji w układzie testującym. W rezultacie pojawia się ryzyko błędnej diagnozy. W artykule dokonano syntezy probabilistycznego modelu odpowiedzi układu testowanego i zastosowano go, w połączeniu z uogólnionym modelem pomiaru, do oceny ryzyka błędnej decyzji diagnostycznej z punktu widzenia użytkownika i producenta układu testowanego.
    Tolerance deviations strongly affect the test-based decisional process. In the fault-oriented testing of fully differential electronic circuits tolerances cause the residual voltages in the fault-free circuit under test and uncertainty of the threshold in the testing circuit. As the result, risk of taking the wrong decision appears. In the paper, a probabilistic model for responses of circuit under test is developed and applied together with a general probabilistic model of the measurement process for the consumer's and producer's risks assessment.
    Źródło:
    Diagnostyka; 2008, 1(45); 127-130
    1641-6414
    2449-5220
    Pojawia się w:
    Diagnostyka
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Positive time-varying continuous-time linear systems and electrical circuits
    Autorzy:
    Kaczorek, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/200313.pdf
    Data publikacji:
    2015
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    linear
    time-varying system
    electrical circuit
    stability test
    system
    test stabilności
    obwód elektryczny
    liniowość
    Opis:
    The positivity of time-varying continuous-time linear systems and electrical circuits are addressed. Necessary and sufficient conditions for the positivity of the systems and electrical circuits are established. It is shown that there exists a large class of positive electrical circuits with time-varying parameters. Examples of positive electrical circuits are presented.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2015, 63, 4; 837-842
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Positive and stable time-varying continous-time linear systems and electrical circuits
    Autorzy:
    Kaczorek, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/377577.pdf
    Data publikacji:
    2015
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    positive
    linear
    time-varying
    system
    electrical circuit
    stability
    test
    Opis:
    The positivity and stability of a class of time-varying continuous-time linear systems and electrical circuits are addressed. Sufficient conditions for the positivity and asymptotic stability of the system are established. It is shown that there exists a large class of positive and asymptotically stable electrical circuits with time-varying parameters. Examples of positive electrical circuits are presented.
    Źródło:
    Poznan University of Technology Academic Journals. Electrical Engineering; 2015, 81; 11-19
    1897-0737
    Pojawia się w:
    Poznan University of Technology Academic Journals. Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    New Structure of Test Pattern Generator Stimulating Crosstalks in Bus-type Connections
    Autorzy:
    Garbolino, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/226543.pdf
    Data publikacji:
    2015
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    integrated circuit interconnections
    crosstalk
    test pattern generator
    built-in self-test
    system-on-a-chip
    Opis:
    The paper discloses the idea of a new structure for a Test Pattern Generator (TPG) for detection of crosstalk faults that may happen to bus-type interconnections between built in blocks within a System-on-Chip structure. The new idea is an improvement of the TPG design proposed by the author in one of the previous studies. The TPG circuit is meant to generate test sequences that guarantee detection of all crosstalk faults with the capacitive nature that may occur between individual lines within an interconnecting bus. The study comprises a synthesizable and parameterized model developed for the presented TPG in the VLSI Hardware Description Language (VHDL) with further investigation of properties and features of the offered module. The significant advantages of the proposed TPG structure include less area occupied on a chip and higher operation frequency as compared to other solutions. In addition, the design demonstrates good scalability in terms of both the hardware overhead and the length of the generated test sequence.
    Źródło:
    International Journal of Electronics and Telecommunications; 2015, 61, 1; 67-75
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Diagnostyka analogowych filtrów wielosekcyjnych oparta na magistrali testującej IEEE1149.1
    A fault diagnosis of multi-section filters based on the IEEE1149.1 test bus
    Autorzy:
    Czaja, Z.
    Bartosiński, B.
    Powiązania:
    https://bibliotekanauki.pl/articles/152339.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    magistrala IEEE1149.1
    diagnostyka uszkodzeń
    mikrokontroler
    układ analogowy
    IEEE1149.1 test bus
    microcontroller
    fault diagnosis
    analog circuit
    Opis:
    Przedstawiono nową koncepcję testera JTAG BIST do samo-testowania torów analogowych opartych na wielosekcyjnych filtrach wyższego rzędu w mieszanych sygnałowo mikrosystemach elektronicznych sterowanych mikrokontrolerami i wyposażonych w magistralę testującą IEEE1149.1 (JTAG). Bazuje ona na metodzie diagnostycznej opartej na przekształceniu transformującym próbki odpowiedzi czasowych kolejnych sekcji filtra pobudzonego impulsem prostokątnym na krzywe identyfikacyjne w przestrzeni pomiarowej. Metoda ta pozwala na detekcję i lokalizację pojedynczych uszkodzeń parametrycznych w pierwszej w kolejności uszkodzonej sekcji filtra.
    A new solution of the JTAG BIST for self-testing of analog parts based on multi-section higher-order filters in mixed-signal electronic microsystems controlled by microcontrollers and equipped with the IEEE1149.1 bus is presented. It is based on a fault diagnosis method based on transformation of voltage samples of the time responses of the next section of the filter on a square impulse into identification curves placed in a measurement space. The method can be used for fault detection and single soft fault localization of the first faulty section of the filter. Thanks to use of the proposed fault diagnosis method, there is no need for expanding the JTAG BIST by any additional components. It follows from the fact that the square pulse stimulating the tested circuit is set only at the input of the first section of the filter. The ADC SCANSTA476 samples two times the time responses at outputs of all sections. Thanks to this, the JTAG BIST needs only one pin of the BCT8244A, and up to 8 inputs pins connected to the analog multiplexer of the ADC of the SCANSTA476.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 9, 9; 745-748
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Bezrdzeniowe nadprzewodnikowe ograniczniki prądu zwarciowego typu indukcyjnego
    Corless Inductive Superconducting Fault Current Limiters
    Autorzy:
    Majka, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/159712.pdf
    Data publikacji:
    2018
    Wydawca:
    Sieć Badawcza Łukasiewicz - Instytut Elektrotechniki
    Tematy:
    bezrdzeniowy nadprzewodnikowy ogranicznik prądu zwarciowego
    taśmy nadprzewodnikowe
    test zwarciowy
    ciekły azot
    coreless superconducting fault current limiter
    superconducting tapes
    short-circuit test
    liquid nitrogen
    Opis:
    Siły elektrodynamiczne występujące w trakcie przepływu prądu zwarciowego mogą uszkodzić urządzenia systemu elektroenergetycznego w ciągu kilkudziesięciu milisekund. Każde uszkodzenie sieci elektrycznej tego typu pociąga za sobą kosztowne i czasochłonne naprawy, dlatego ważne jest, aby działanie sieci było zabezpieczone niezawodnym systemem ochrony. Nadprzewodnikowy ogranicznik prądu zwarciowego (SFCL – ang. Superconducting Fault Current Limiter) to urządzenie elektryczne o znikomej impedancji w normalnych warunkach pracy, które przechodzi w stan wysokiej impedancji podczas zwarcia, ograniczając prąd zwarciowy. Ograniczniki nadprzewodnikowe działają bardzo szybko, ograniczając pierwszą, najniebezpieczniejszą szczytową wartość prądu zwarciowego, chroniąc w ten sposób urządzenia sieci elektrycznej przed dynamicznymi skutkami przepływu prądu zwarciowego. W pracy omówiono główne zagadnienia dotyczące nowych konstrukcji bezrdzeniowych ograniczników prądu zwarciowego typu indukcyjnego o parametrach znamionowych 6,9 kV / 600 A i 15 kV / 140 A. Kompaktowa konstrukcja bezrdzeniowego ogranicznika prądu zwarciowego składa się z trzech sprzężonych magnetycznie uzwojeń chłodzonych ciekłym azotem. Przedstawione bezrdzeniowe konstrukcje ograniczników mają małą masę, a napięcie na ograniczniku podczas normalnej pracy jest znikome. W pracy przedstawiono projekty i modele numeryczne ograniczników oraz wyniki testów zwarciowych. Praca zawiera również wyniki badań eksperymentalnych prowadzonych nad taśmami nadprzewodnikowymi drugiej generacji z których obecnie budowane są ograniczniki. Wyniki tych badań są niezbędne przy konstruowaniu modeli numerycznych nadprzewodnikowych ograniczników prądu.
    The electrodynamic forces occurring during the course of a fault current may damage the devices of the electric power system within tens of milliseconds. Every such failure of an electric power network entails expensive and time-consuming repairs. Therefore, it is vital that the network’s operation be secured with a reliable protection system. A superconducting fault current limiter (SFCL) is an electrical device with a negligible impedance in normal operating conditions that switches to a high impedance state during fault, limiting short circuit current. SFCLs react very rapidly by limiting the first, the most dangerous, surge current during a current fault condition, thus protecting the devices of the electric power network from the dynamic effects of current faults. This paper discusses the main issues concerning the new coreless constructions of inductive type fault current limiters with rated parameters 6.9 kV / 600 A and 15 kV / 140 A. Compact design of the coreless superconducting fault current limiter consists of three magnetically coupled windings cooled in liquid nitrogen. The presented coreless constructions of current limiters have low weight and the voltage on the limiter during the normal operation is negligible. The paper presents the designs and numerical models of the limiters and presents the results of tests performed at a high-power test facility. The paper also contains the results of experimental research on second generation superconducting tapes, they are necessary to make numerical models of superconducting current limiters.
    Źródło:
    Prace Instytutu Elektrotechniki; 2018, 279; 1-182
    0032-6216
    Pojawia się w:
    Prace Instytutu Elektrotechniki
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Applicability of Park transformation for the analysis of transient performance during subsynchronous resonances
    Autorzy:
    Kreischer, Ch.
    Kulig, S.
    Göbel, C.
    Powiązania:
    https://bibliotekanauki.pl/articles/140498.pdf
    Data publikacji:
    2013
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    subsynchronous resonances
    parameter identification
    equivalent circuit
    standstill frequency response test
    three phase short circuit test
    evolutionary strategy
    Opis:
    Long transmission lines have to be compensated to enhance the transport of active power. But a wrong design of the compensation may lead to subsynchronous resonances (SSR). For studies often park equivalent circuits are used. The parameters of the models are often determined analytically or by a three-phase short-circuit test. Models with this parameters give good results for frequencies of 50 Hz and 100 Hz resp. 60 Hz and 120 Hz. But SSR occurs at lower frequencies what arises the question of the reliability of the used models. Therefore in this publication a novel method for the determination of Park equivalent circuit parameters is presented. Herein the parameters are determined form time functions of the currents and the electromagnetic moment of the machine calculated by transient finite-element simulations. This parameters are used for network simulations and compared with the finite-element calculations. Compared to the parameters derived by a three-phase short-circuit a significant better accuracy of simulation results can be achieved by the presented method.
    Źródło:
    Archives of Electrical Engineering; 2013, 62, 3; 401-415
    1427-4221
    2300-2506
    Pojawia się w:
    Archives of Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analysis of positivity and stability of time-varying continuous-time linear systems and electrical circuits
    Autorzy:
    Kaczorek, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/97265.pdf
    Data publikacji:
    2015
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    positive
    linear
    time-varying
    system
    electrical circuit
    stability
    Lyapunov method
    test
    Opis:
    The positivity and stability of a class of time-varying continuous-time linear systems and electrical circuits are addressed. Sufficient conditions for the positivity and asymptotic stability of the system are established. It is shown that there exists a large class of positive and asymptotically stable electrical circuits with time-varying parameters. The Lyapunov method is extended to positive nonlinear systems. Examples of positive electrical circuits are presented.
    Źródło:
    Computer Applications in Electrical Engineering; 2015, 13; 1-18
    1508-4248
    Pojawia się w:
    Computer Applications in Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analysis of ARC in a vacuum chamber with an AMF
    Analiza łuku w komorze próżniowej w osiowym polu magnetycznym
    Autorzy:
    Krasuski, K.
    Berowski, P.
    Dzierżyński, A.
    Hejduk, A.
    Kozak, S.
    Sibilski, H.
    Powiązania:
    https://bibliotekanauki.pl/articles/159242.pdf
    Data publikacji:
    2015
    Wydawca:
    Sieć Badawcza Łukasiewicz - Instytut Elektrotechniki
    Tematy:
    wyłącznik próżniowy
    komora próżniowa
    próby zwarciowe
    osiowe pole magnetyczne
    vacuum circuit breaker (VCB)
    vacuum chamber (VCBC)
    short circuit test (SCT)
    axial magnetic field (AMF)
    Opis:
    Badania komór próżniowych są wykonywane w celu optymalizacji parametrów wyłączników. Głównym celem jest zmniejszenie wymiarów i zwiększenie zdolności łączeniowej w całym zakresie napięć znamionowych wyłączników. W artykule przedstawiono wyniki obliczeń rozkładu indukcji magnetycznej dla dwu rodzajów styków w dwóch konfiguracjach, tj. styków cewkowych typu ¼ zwoja w położeniu bazowym i po obróceniu styku jednego względem drugiego o 45°, jak i styków cewkowych typu ½ zwoja w położeniu bazowym i po obróceniu styku jednego względem drugiego o 90°. Obliczenia wykazały, że obrót styków względem siebie powoduje zmianę rozkładu indukcji na powierzchniach nakładek stykowych. W przypadku styku cewkowego typu ¼ zwoja indukcja magnetyczna maleje. Powierzchnia, na której wartość indukcji osiąga znaczne wartości również maleje dla tego układu stykowego. W przypadku styku cewkowego typu ½ zwoja obrót styku o 90° powoduje powiększenie powierzchni, na której wartość indukcji przekracza 4 mT/kA. Indukcja bowiem rozłożona jest nierównomiernie na powierzchni nakładki stykowej i jej wartość maleje w kierunku krawędzi styku. Należy stwierdzić, że obrót styku jednego względem drugiego powinno się dobierać każdorazowo dla osiągnięcia największego natężenia pola magnetycznego. W obliczeniach dotyczących styków cewkowych typu ¼ zwoja z odstępem międzystykowym 12 mm, założono, że przewodność w całej przestrzeni międzystykowej jest stała i wynika z napięcia łuku. Przy prądzie 25 kA maksymalna indukcja magnetyczna zmienia się od 180 mT na powierzchni nakładki stykowej do 148 mT w środku odległości pomiędzy stykami. W celu zbadania rozkładu łuku pomiędzy stykami wykonano pomiary dla różnych ich typów w rozbieralnej komorze próżniowej przy prądzie zwarciowym do 15 kA. Rozwój łuku dyfuzyjnego badano przy użyciu kamery do zdjęć szybkich. Zmierzono rozkład osiowego pola magnetycznego dla modeli styków cewkowych typu ¼ zwoja z nakładkami o różnych nacięciach, tj. z nacięciami promieniowymi wykonanymi pod kątem 30° w stosunku do promienia styków, z nacięciami w kształcie łuku, oraz dla styków bez nacięć. Styki z nacięciami wykonanymi pod kątem 30° do promienia styku, miały największe na całej powierzchni styków natężenie pola magnetycznego. Podczas pomiarów styki były zwarte przy pomocy centralnego kołka prze-wodzącego. Jak wynika z obliczeń podczas montażu należy zwrócić uwagę na wzajemne usytuowanie styków, aby zapobiec zmniejszeniu wartości pola magnetycznego. W rozbieralnej komorze próżniowej zbadano rozwój łuku dyfuzyjnego w przestrzeni międzystykowej oraz rozkład stóp łuku na powierzchni styków.
    Vacuum circuit breaker chambers (VCBC) are subject of a continuous study to optimize parameters of circuit breakers. The aim is to reduce the size and to increase the breaking ability in the whole range of rated voltages. In optimization attention is paid to reach a uniform distribution of the magnetic field over the contact plate surface. The influence of slits in the contact plates, and the rotation angle between contacts upon the magnetic field distribution (MFD) was analyzed. Field tests of different contact sets were made, using a dismountable vacuum chamber. The tests were conducted at short circuit currents up to 15 kA. A high speed video camera was used to monitor the arc developed between contacts.
    Źródło:
    Prace Instytutu Elektrotechniki; 2015, 269; 91-99
    0032-6216
    Pojawia się w:
    Prace Instytutu Elektrotechniki
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    An accurate prediction of high-frequency circuit behaviour
    Autorzy:
    Yoshitomi, S.
    Kimijima, H.
    Kojima, K.
    Kokatsu, H.
    Powiązania:
    https://bibliotekanauki.pl/articles/308807.pdf
    Data publikacji:
    2005
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    electro-magnetic simulation
    SPICE
    circuit test structure
    RF CMOS
    EKV2.6-MOS model
    spiral inductor
    CMOS VCO
    Opis:
    An accurate way to predict the behaviour of an RF analogue circuit is presented. A lot of effort is required to eliminate the inaccuracies that may generate the deviation between simulation and measurement. Efficient use of computer-aided design and incorporation of as many physical effects as possible overcomes this problem. Improvement of transistor modelling is essential, but there are many other unsolved problems affecting the accuracy of RF analogue circuit modelling. In this paper, the way of selection of accurate transistor model and the extraction of parasitic elements from the physical layout, as well as implementation to the circuit simulation will be presented using two CMOS circuit examples: an amplifier and a voltage controlled oscillator (VCO). New simulation technique, electro-magnetic (EM)-co-simulation is introduced.
    Źródło:
    Journal of Telecommunications and Information Technology; 2005, 1; 47-62
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-14 z 14

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies