Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Hrynkiewicz, E." wg kryterium: Autor

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-10 z 10
    Tytuł:
    Concurrent operation of processors in the bit-byte CPU of a PLC
    Autorzy:
    Chmiel, M.
    Hrynkiewicz, E.
    Powiązania:
    https://bibliotekanauki.pl/articles/969831.pdf
    Data publikacji:
    2010
    Wydawca:
    Polska Akademia Nauk. Instytut Badań Systemowych PAN
    Tematy:
    programmable logic controller
    central processing unit
    bit-byte structure of CPU
    scan time
    throughput time
    concurrent operation
    Opis:
    The paper presents some selected hardware solutions for the PLC dual processor bit-byte CPUs, which are oriented at optimised data exchange between the CPU processors. The optimisation aims at maximum utilisation of capabilities of the two-processor architecture of the CPU. The key point is preserving high speed of instruction processing by the bit-processor, and high functionality of the byte-processor. The structure should enable the processors to work in concurrent mode as far as it is possible, and minimise the situations, when one processor has to wait for the other.
    Źródło:
    Control and Cybernetics; 2010, 39, 2; 559-579
    0324-8569
    Pojawia się w:
    Control and Cybernetics
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Synthesis and Implementation of Reconfigurable PLC on FPGA Platform
    Autorzy:
    Milik, A.
    Hrynkiewicz, E.
    Powiązania:
    https://bibliotekanauki.pl/articles/226640.pdf
    Data publikacji:
    2012
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    PLC
    LD
    IL
    FPGA
    high level synthesis
    logic synthesis
    arithmetic circuits
    reconfigurable hardware
    Opis:
    The paper presents a set of algorithms dedicated for synthesis of reconfigurable logic controllers implemented on FPGA platform and programmed according to IEC1131 and EN61131. The program is compiled to hardware structure with a massive parallel processing. The developed method automatically allocates resources and operations. It controls resource usage and operation timing. Using mixed concept of operation allocation that considers operation timing and forms combinatorial chains of operations number of execution cycles can be reduced. An example of logic functions, PID controller and mixed arithmetic and logic programming examples are considered. Introducing the automatic implementation method allows flexible implementing the control algorithms. The maximal possible parallelism (limited only by the algorithm dependencies and available resources) is introduced.
    Źródło:
    International Journal of Electronics and Telecommunications; 2012, 58, 1; 85-94
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Probabilistic elements in analysis of performance of multiprocessor systems
    Autorzy:
    Taborek, K.
    Hrynkiewicz, E.
    Powiązania:
    https://bibliotekanauki.pl/articles/201505.pdf
    Data publikacji:
    2014
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    arbitration circuit
    multiprocessor system
    performance analysis
    queueing model
    arbitraż
    system wieloprocesorowy
    analiza wydajności
    model kolejkowy
    Opis:
    The paper presents important probabilistic elements that should be taken into consideration in the analysis of performance of classical multiprocessor systems. These elements represent the following quantities: modified arrival rate for processor requests and a few probabilities, which determine the frequency of certain events when a multiprocessor system is working. There are four peculiar events: service of another job, existence of the queue, a processor request while the given task is waiting into the queue and the return of another task into the queue while the given task is waiting in the queue. The first three events happen more often when a system consists of less number of processors, whereas the fourth event happens more often when more processors work in a system. Including (or not) the probabilities of these events to the analysis of performance of multiprocessor systems exerts its much influence on the precision of computations. All the mentioned quantities were described in detail. Formulas for these quantities were derived. Examples of applications of the formulas to the prediction of performance of various multiprocessor systems were presented.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2014, 62, 4; 765-771
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Decomposition of the fuzzy inference system for implementation in the FPGA structure
    Autorzy:
    Wyrwoł, B.
    Hrynkiewicz, E.
    Powiązania:
    https://bibliotekanauki.pl/articles/330759.pdf
    Data publikacji:
    2013
    Wydawca:
    Uniwersytet Zielonogórski. Oficyna Wydawnicza
    Tematy:
    fuzzy logic
    fuzzy inference algorithm
    decomposition
    digital fuzzy logic controller
    FPGA
    logika rozmyta
    algorytm wnioskowania rozmytego
    sterownik rozmyty
    Opis:
    The paper presents the design and implementation of a digital rule-relational fuzzy logic controller. Classical and decomposed logical structures of fuzzy systems are discussed. The second allows a decrease in the hardware cost of the fuzzy system and in the computing time of the final result (fuzzy or crisp), especially when referring to relational systems. The physical architecture consists of IP modules implemented in an FPGA structure. The modules can be inserted into or removed from the project to get a desirable fuzzy logic controller configuration. The fuzzy inference system implemented in FPGA can operate with a much higher performance than software implementations on standard microcontrollers.
    Źródło:
    International Journal of Applied Mathematics and Computer Science; 2013, 23, 2; 473-483
    1641-876X
    2083-8492
    Pojawia się w:
    International Journal of Applied Mathematics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Booleowski rachunek różniczkowy w dekompozycji funkcji logicznych implementowanych w układach FPGA
    Boolean Differential Calculus in decomposition of logic functions implemented in FPGA
    Autorzy:
    Hrynkiewicz, E.
    Kołodziński, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/153969.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    dekompozycja
    FPGA
    różniczki boole'owskie
    decomposition
    Boolean differentials
    Opis:
    W referacie przedstawiony jest problem przydziału zmiennych do zbioru wolnego i związanego przy dekompozycji funkcji logicznych. Jako przykład rozważana jest dekompozycja Ashenhursta funkcji implementowanych w układach FPGA typu LUT. Zaprezentowane rozwiązanie polegające na wykorzystaniu Boole'owskiego rachunku różniczkowego problemu jest bardzo wygodne wtedy kiedy proces dekompozycji prowadzony jest w dziedzinie spektralnej Reeda-Mullera. Uzyskiwane podziały zmiennych dla układów testowych są bardzo korzystne z punktu widzenia wyników dekompozycji.
    In the paper the problem of input variables assigning to the free and bounded sets during logic function decomposition is investigated. The Ashenhurst decomposition is considered with respect to implementation of logic functions in LUT based FPGA. The method of finding profitable input variables partitioning is based on utilization of Logic Differential Calculus. The elaborated method is very convenient, especially if decomposition is carried out in the Reed-Muller spectral domain because the Boolean differentials can be easily calculated from Reed-Muller forms of a logic function which are simply calculated as the reverse Reed-Muller transform. As it can be seen in Table 2, the obtained subsets of variables are very useful from the point of view of decomposition. The results presented in Table 2 are not only an effect of the Ashenhurst decomposition but the Curtis decomposition, too. So, if it was not possible to execute the Ashenhurst decomposition, the Curtis decomposition presented in [6] was performed.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 621-623
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analiza algorytmów mnożenia w ciele GF(2m)
    Direct multiplication over GF(2m) - analysis
    Autorzy:
    Pamuła, D.
    Hrynkiewicz, E.
    Tisserand, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/156697.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    kryptografia krzywych eliptycznych
    GF(2m)
    mnożenie
    ECC
    finite fields
    multiplication
    Karatsuba-Ofman
    Opis:
    Artykuł przedstawia analizę algorytmów mnożenia w ciele GF(2m). Algorytmy analizowane są pod kątem ich możliwości implementacji w sprzęcie. Badane są ich wady i zalety w celu ułatwienia projektantom kryptosystemów opartych na krzywych eliptycznych podjęcia decyzji co do tego jakiego algorytmu mnożenia w ciele skończonym użyć aby stworzone urządzenie było wydajne i nie zajmowało nadmiernej ilości zasobów.
    Cryptographic systems are based on mathematical theories, thus they strongly depend on the performance of arithmetic units comprising them. If an arithmetic operator does not take a considerable amount of resources or is time non efficient, it negatively impacts the performance of the whole cryptosystem. The purpose of this paper is to analyse the hardware possibilities of the algorithms performing multiplication in GF(2m) which are used for elliptic curve cryptography(ECC) applications. There are only two operations defined in this field: addition considered as a trivial one, it is a simple bitwise xor ,and multiplication - a very complex operation. To conform to the requirements of ECC systems, the multipliers should be fast, area efficient and, what is the most important, perform multiplication of big numbers (100 - 600 bit). The paper presents analysis of GF(2m) two-step modular multiplication algorithms. It considers classical (school) multiplication, matrix-vector approach and Karatsuba - Ofman algorithm, exploring thoroughly their advantages and disadvantages.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 58-60
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    On the systematic method of conditional control program execution by a PLC
    Autorzy:
    Milik, A.
    Chmiel, M.
    Hrynkiewicz, E.
    Powiązania:
    https://bibliotekanauki.pl/articles/201968.pdf
    Data publikacji:
    2016
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    control program
    PLC
    LD
    IL
    FPGA
    compiler
    control program optimization
    PLC programming
    flow graph
    program sterujący
    kompilator
    kontrola
    optymalizacja oprogramowania
    programowanie sterowników PLC
    wykres przepływu
    Opis:
    The paper presents an original idea of the selective control program execution that allows significant response time reduction. The exhaustive analysis of the PLC program performance is given. An analytic approach explains the idea of the selective control program evaluation and gives the requirements for its feasibility. There is presented a systematic and formal method of program analysis based on a data flow graph approach. The method generates acyclic graph from the control program that is subject of optimization, variable allocation and instruction generation. The graph approach allows determining variables dependencies and task partitioning required by selective program execution. The method utilize the hardware supported variable changes detection. It is transparent for system operation and enables evaluation of blocks that require update.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2016, 64, 1; 161-170
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Xilinx Virtex-4 jako platforma rozwojowa jednostek centralnych PLC
    Xilinx Virtex-4 - based PLC CPUs development platform
    Autorzy:
    Chmiel, M.
    Mocha, J.
    Hrynkiewicz, E.
    Powiązania:
    https://bibliotekanauki.pl/articles/156701.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    programowalny sterownik logiczny PLC
    jednostka centralna
    przetwarzanie współbieżne
    układy programowalne
    FPGA
    programmable logic controller (PLC)
    central processing unit
    concurrent operation
    FPGA-field programmable gate array
    Opis:
    Artykuł prezentuje koncepcję platformy sprzętowo-programowej umożliwiającej testowanie różnych rozwiązań konstrukcyjnych jednostek centralnych sterowników programowalnych. Platforma do testowania jednostek bazuje na układzie FPGA Virtex-4 oraz opracowanym dedykowanym oprogramowaniu narzędziowym, umożliwiającym testowanie oraz badania właściwości opracowywanych jednostek. Przedstawiono wybrane dwuprocesorowe bitowo-bajtowe jednostki spotykane w literaturze, zorientowane na maksymalnie efektywne wykorzystanie obydwu procesorów. Szczególną uwagę zwrócono na szybkość wykonywania programu sterowania oraz funkcjonalność jednostki.
    To develop fast central processing units (CPUs) of programmable logic controllers (PLC) one can employ the architecture with two processors: a bit and a byte processor. The bit processor shall be responsible for processing the bit variables, while the byte processor shall be meant to deal with the byte (word) variables [1, 2, 3, 4, 5, 6]. In case of the double-processor architecture it is extremely important to synchronize operation of data exchange between the processors. The literature references report various synchronization methods [9, 10, 11, 12] that are described in Section 3. Sections 4 and 5 outline the combined hardware and software platform intended to enable testing and comparison between various architectures of CPUs. The presented solution employs a programmable FPGA module from the Virtex-4 family [7, 8], that are described in Section 2. The newly developed software enables compilation of application programs dedicated for the presented architecture. To develop programs for the presented solution the authors used the assembler-type programming language very similar to STL language that is normally applicable to STL controllers from Siemens [13, 14]. The software developed for PC computers make it possible to define new instructions for processors both on hardware and software levels (Fig. 1). The presented solution takes advantage of components that are typical for FPGA modules, such as BockRAM memory units (Fig. 2). The presented platforms enable further research and development efforts intended to design fast CPUs for programmable logic controllers.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 55-57
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    About Implementation of IEC 61131-3 IL Function Blocks in Standard Microcontrollers
    Autorzy:
    Chmiel, M.
    Mocha, J.
    Hrynkiewicz, E.
    Polok, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/226742.pdf
    Data publikacji:
    2014
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    central processing unit
    programmable logic controller
    microprocessor control
    microprogramming
    programming languages
    language operators
    Opis:
    The paper presents considerations on implementation of function blocks of the IL language, as fragments of control programs that use these blocks. Subsequently, the predefined function blocks of the IL language have been applied to implementation in a Central Processing Unit for a programmable controller based on standard microcontroller from such families as MCS-51, AVR and ARM with the Cortex-M3 core. The considerations refer to the IL language revision that is fully compliant with the IEC-61131-3 standards. The completed theoretical analysis demonstrated that the adopted method of the module description is really reasonable and offers substantial advantages as compared to direct calls of function modules already developed as subroutines. Also the executed experiments have proved the feasibility to arrange central units of programmable controllers on the basis of standard microcontrollers and such central units may be competitive to compact CPUs available on the market for typical PLCs.
    Źródło:
    International Journal of Electronics and Telecommunications; 2014, 60, 1; 42-46
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Ocena potencjalnej przydatności bakterii ryzosferowych w procesie fitodesalinizacji gleb
    Evaluation of potential suitability of rhizobacteria for phytodesalination of soils
    Autorzy:
    Dąbrowska, G.
    Zdziechowska, E.
    Hrynkiewicz, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/237039.pdf
    Data publikacji:
    2016
    Wydawca:
    Polskie Zrzeszenie Inżynierów i Techników Sanitarnych
    Tematy:
    zanieczyszczenie gleby
    bakterie ryzosferowe stymulujące wzrost roślin (PGPR)
    liofilizacja
    biopreparat
    przeżywalność bakterii
    zasolenie
    soil pollution
    plant growth promoting rhizobacteria (PGPR)
    lyophilization
    bioproduct
    bacterial survival
    salinity
    Opis:
    Omówiono rolę i znaczenie bakterii ryzosferowych stymulujących wzrost i rozwój roślin (PGPR) w glebach zdegradowanych na skutek ich zasolenia. Zanieczyszczenie gleb, będące przyczyną tzw. stresu solnego, może być spowodowane nadmiernym stosowaniem nawozów mineralnych i środków ochrony roślin. W przeprowadzonych badaniach wykazano, że szczepy bakterii Bacillus sp. i Variovorax sp. mogą stymulować wzrost rzepaku w środowisku zasolonym. Ponadto sprawdzono wpływ procesu liofilizacji, czasu i temperatury przechowywania liofilizatów bakteryjnych na przeżywalność sześciu szczepów – Bacillus sp., Bacteroidetes bacterium, Massilia sp., Pseudomonas fluorescens i Variovorax sp. Wykazano, że zarówno liofilizacja oraz wzrost temperatury, jak i czas przechowywania liofilizatów istotnie zmniejsza przeżywalność bakterii ryzosferowych. Stwierdzono, że przeżywalność bakterii stymulujących wzrost roślin w liofilizatach zależy od rodzaju szczepu bakteryjnego. Wszystkie liofilizowane mikroorganizmy wykazywały najwyższą przeżywalność po ich przechowywaniu w temperaturze 4°C. Potencjalnie zliofilizowane bakterie glebowe mogą być wykorzystane jako składniki biopreparatów w celu wspomagania wzrostu roślin na glebach nadmiernie zasolonych.
    The role and significance of plant growth promoting rhizobacteria (PGPR) in soil degradation due to salinization was discussed. Soil pollution, leading to the so-called salt stress, may be caused by excessive use of mineral fertilizers and plant protection products. The study demonstrated the potential of Bacillus sp. and Variovorax sp. to enhance the rapeseed growth in the saline environment. Impact of lyophilization process, its time and the temperature of bacterial lyophilizate storage on survival of the six strains: Bacillus sp., Bacteroidetes bacterium, Massilia sp., Pseudomonas fluorescens and Variovorax sp. was examined. It was demonstrated that both lyophilization and an increase in temperature as well as lyophylizate storage time significantly reduced viability of rhizospheric microorganisms. Further, the survival rate of plant growth stimulating bacteria in lyophilisates depended on the bacterial strain. All the lyophilized microorganisms exhibited the best survival rate following storage at 4°C. The freeze-dried soil bacteria can potentially be used as components of bioproducts in order to assist plant growth in excessively saline soils.
    Źródło:
    Ochrona Środowiska; 2016, 38, 3; 9-14
    1230-6169
    Pojawia się w:
    Ochrona Środowiska
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-10 z 10

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies