Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "Hatzopoulos, A. A." wg kryterium: Autor


Wyświetlanie 1-5 z 5
Tytuł:
Wavelet energy-based mahalanobis distance metric for testing analog and mixed-signal circuits
Autorzy:
Spyronasios, A. D.
Dimopoulos, M. G.
Hatzopoulos, A. A.
Powiązania:
https://bibliotekanauki.pl/articles/398112.pdf
Data publikacji:
2010
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
analogowy i mieszany test sygnału
test obwodu
falki
odległość Mahalanobisa
Analog and Mixed-Signal Testing
Circuit Test
wavelets
Mahalanobis distance
Opis:
In this paper a test method based on the wavelet transformation of the measured signal, be it supply current (Ips) or output voltage (Vout) waveform, is presented. In the wavelet analysis, a Mahalanobis distance test metric is introduced utilizing information from the wavelet energies of the first decomposition level of the measured signal. The tolerance limit for the good circuit is set by statistical processing data obtained from the fault-free circuit. Simulation comparative results on benchmark circuits for testing both hard faults and parametric faults are presented showing the effectiveness of the proposed testing scheme.
Źródło:
International Journal of Microelectronics and Computer Science; 2010, 1, 2; 218-224
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Automated substrate resistance extraction in nanoscale VLSI by exploiting a geometry-based analytical model
Autorzy:
Bontzios, Y. I.
Dimopoulos, M. G.
Hatzopoulos, A. A.
Powiązania:
https://bibliotekanauki.pl/articles/398110.pdf
Data publikacji:
2011
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
szum podłożowy
układ scalony
modelowanie geometryczne
pochodzenie oporu
modelowanie oporu
zasilanie pasożytnicze
substrate noise
integrated circuits
geometric modeling
resistance extraction
resistance modeling
parasitics
Opis:
In this work, a new automated method for determining the substrate resistance is presented. It exploits a geometric formulation of the current streamlines between coupled structures and builds an analytical model for the substrate resistance. Both simulation and measurement data are utilized in order to show the validity of the proposed scheme. The measurement data are obtained from a fabricated test chip. The results show that the proposed method succeeds in computing the substrate resistance while the average error falls within 5%.
Źródło:
International Journal of Microelectronics and Computer Science; 2011, 2, 3; 81-87
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Interconnections coupling through substrate for frequencies up to 100 GHz
Autorzy:
Gerakis, V
Hatzopoulos, A.
Powiązania:
https://bibliotekanauki.pl/articles/397752.pdf
Data publikacji:
2014
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
substrate noise
interconnect coupling
substrate doping
S-parameters
Z-parameters
zakłócenia podłożowe
domieszkowanie substratu
parametry rozproszenia
parametry impedancji
Opis:
This work presents a study on the substrate noise coupling between two interconnects. A highly, a lightly and a uniformly doped substrate, approximating most modern technologies, are described. The three different doping profiles are simulated for various interconnect distances and different metal layers assuming a 65 nm bulk CMOS technology. A proper data analysis methodology is presented, including z and s parameters extraction and de-embedding procedure.
Źródło:
International Journal of Microelectronics and Computer Science; 2014, 5, 4; 144-148
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Measurement and performance evaluation of a silicon on insulator pixel matrix
Autorzy:
Ntavelis, D.
Harik, L.
Sallese, J.-M.
Kayal, M.
Hatzopoulos, A.
Powiązania:
https://bibliotekanauki.pl/articles/397821.pdf
Data publikacji:
2010
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
technika SOI tranzystora polowego MOS
czujnik obrazu
pompować ładunek
pierwsza kolejność delta-sigma
SOI MOSFET
image sensors
charge pumping
first order delta-sigma
Opis:
A new technique for driving silicon-on-insulator pixel matrixes has been proposed in |1|, which was based on transient charge pumping for evacuating the extra photo-generated charges from the body of the transistor. An 8x8 pixel matrix was designed and fabricated using the above technique. In this paper, the measurement set-up is described and the performance evaluation procedure is given, together with results of its implementation on the fabricated pixel matrix. The results show the applicability of the charge pumping technique and the effective operation of the image sensor.
Źródło:
International Journal of Microelectronics and Computer Science; 2010, 1, 3; 299-304
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Termowizyjne badania spiralnych cewek scalonych w technologiach krzemowych
Thermal measurements of silicon integrated spiral inductors
Autorzy:
Kałuża, M.
Więcek, B.
Hatzopoulos, A.
Chatziathanasiou, V.
Papagiannopoulos, I.
De May, G.
Powiązania:
https://bibliotekanauki.pl/articles/157639.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
spiralne cewki scalone
modelowanie
badania termowizyjne
thermographic measurements
spiral inductors
modeling
Opis:
Spiralne cewki scalone stanowią szczególny przypadek połączenia wewnątrzukładowego w układach scalonych. Pozwalają na bezpośrednią integrację indukcyjności w strukturach półprzewodnikowych, w standardowych technologiach CMOS/BiCMOS, bez konieczności wykonywania dodatkowych procesów technologicznych, dodatkowych fotomasek, a tym samym, bez zwiększania kosztów produkcji. W niniejszym artykule przedstawiono wyniki badań termowizyjnych spiralnych pojedynczej spiralnej cewki scalonej w technologii krzemowej i ich porównanie z wynikami symulacji.
Spiral inductors are a special case of on-chip interconnects used in integrated circuits. They enable direct integration of inductances in semiconductor structures, in standard CMOS/BiCMOS technologies, without the need of additional technological processes, additional photomasks, thus without increase in ICs production costs. Because of their relatively large sizes compared to other elements integrated on a semiconductor wafer, spiral inductors can became a source of nonnegligible interferences for neighboring circuits located on the same semiconductor structure. According to the Joule-Lenz law, a current flowing through a metal produces heat. A spiral inductor is a metal interconnect conveying current, thus one can expect that the current flowing through the spiral will heat it, changing its series resistance and changing one of the inductor key design parameters - its quality factor Q. The neighboring circuits can also be affected. So far there have hardly been any publications dealing with that subject. The goal of the research was to investigate the thermal behavior of silicon integrated spiral inductors under current stress. In the introduction, an overview of spiral inductors is presented, including their typical geometries, dimensions and applications. The second section of the paper discusses the problems of silicon integrated spiral inductor model-ing. Next, in the third section there are given the results of temperature measurements of one of the spiral inductors integrated in test circuits. A MWIR camera with a cooled InSb 640x512 pixel detector matrix was used. The measurements are compared with simulation results. The fourth section presents the conclusions drawn from the measurement results. The measurement setup used allowed the imaging of a single spiral inductor, while only a general view of the test circuit was obtained form the previous results, without the possibility to discern a single, individual spiral inductor. It is shown that there is a good agreement between the simulations and measurements. Further investigations will be required to overcome the problems encountered during the measurements, such as influence of the on-wafer probes, the order of magnitude emissivity difference between the silicon substrate and aluminum interconnects. More complicated spiral geometries will have to be investigated, especially micromachined spiral inductors, in which the inductor is suspended, and typically connected to the rest of the integrated circuit only with 4 narrow SiO2 made bridges.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 11, 11; 954-957
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-5 z 5

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies