Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "weryfikacja" wg kryterium: Wszystkie pola

  Lista filtrów

Dostawca treści

Podbaza

Wyrównaj
Wyświetlanie 1-25 z 755
Tytuł:
Weryfikacja danych podczas zawierania umów internetowych i bezpieczeństwo danych w sieci
Autorzy:
Górska, Marta
Powiązania:
https://bibliotekanauki.pl/articles/1409273.pdf
Data publikacji:
2019
Wydawca:
Collegium Witelona Uczelnia Państwowa
Tematy:
weryfikacja danych
umowy internetowe
bezpieczeństwo dziecka
Opis:
Celem tego artykułu jest przedstawienie, w jaki sposób nasze dane są weryfikowane podczas zawierania jakichkolwiek umów w Internecie. Należy wykazać, jakie zabezpieczenia mają portale oraz jakie niebezpieczeństwa wynikają z braku zabezpieczeń. Artykuł koncentruje się na umowach zawieranych przez młodych ludzi korzystających z płatności elektronicznych i zwraca szczególną uwagę na umowy zawierane przez dzieci. Obserwacja funkcjonowania w rzeczywistości wirtualnej sugeruje przyjrzenie się tworzeniu profili na portalach społecznościowych i konsekwencje zawierania takich umów. Dane dostarczone podczas rejestracji i umieszczone w ramach korzystania z oferowanej usługi są wykorzystywane w innych procesach. Zakres analizy pokazuje, że powinniśmy nadzorować działalność w sieci młodzieży i edukować je, jak mądrze korzystać z Internetu.
Źródło:
Zeszyty Naukowe Państwowej Wyższej Szkoły Zawodowej im. Witelona w Legnicy; 2019, 3, 32; 97-105
1896-8333
Pojawia się w:
Zeszyty Naukowe Państwowej Wyższej Szkoły Zawodowej im. Witelona w Legnicy
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja zabytków
Autorzy:
Charytańska, Maria
Maliszewski, Przemysław
Powiązania:
https://bibliotekanauki.pl/articles/536095.pdf
Data publikacji:
1962
Wydawca:
Narodowy Instytut Dziedzictwa
Tematy:
weryfikacja zabytków
akcja weryfikacji zabytków
klasyfikacji zabytków
zabytki grupy 0
rejestr zabytków
Główna Komisja Weryfikacyjna
Źródło:
Ochrona Zabytków; 1962, 4; 3-5
0029-8247
Pojawia się w:
Ochrona Zabytków
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Walidacja a weryfikacja metody pomiarowej
Validation and verification of the measurement method
Autorzy:
Kołakowska, D.
Powiązania:
https://bibliotekanauki.pl/articles/266933.pdf
Data publikacji:
2018
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
walidacja
weryfikacja
parametry metody
validation
verification
test parameter
Opis:
Procedury walidacji i weryfikacji laboratoriów badawczych powinny być zgodne z wymogami prawnymi ujętymi w normach. Każde laboratorium badawcze musi dołożyć starań, aby badania i pomiary były wykonywane rzetelnie, zgodnie z aktualnym stanem wiedzy. W artykule przedstawiono wymogi norm, które dane laboratorium powinno przestrzegać.
There are many indicators of the "quality" of laboratory tests confirming the competence of laboratory staff as well as the technologies used. Validation is the process of monitoring a test, procedure or method. It proves that the laboratory controls the method and gives reliable results. Verification, whereas, is a one-off process, carried out to establish or confirm the expected performance of the test before applying it in the lab. Verification means checking the test in a given laboratory. The laboratory, while testing a given product, should be sure of the results obtained. Its duty is to confirm laboratory staff competences and ensure the recipient of the results that the measurements methods are appropriate. The use of welldescribed and tested methods does not automatically give a guarantee of obtaining reliable results. Therefore, the laboratory should control the quality of performed tests in order to be able to prove that it is able to meet the acceptance criteria described in the methods used by it.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2018, 59; 91-92
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Sprawdzanie i weryfikacja defektoskopów ultradźwiękowych
Characterization and verification of ultrasonic flaw detector
Autorzy:
Katz, T.
Powiązania:
https://bibliotekanauki.pl/articles/107923.pdf
Data publikacji:
2017
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
sprawdzenie
weryfikacja
wzorcowanie
defektoskop
characterization
verification
calibration
flaw
detector
Opis:
Celem niniejszego referatu jest przedstawienie najważniejszych wymagań oraz przedyskutowanie problemów związanych z okresową kontrolą defektoskopów ultradźwiękowych zgodnie z wymaganiami normy PN-EN 12668-1:2010. Szczególną uwagę zwrócono na problematykę pomiaru podstawowych parametrów aparatu ultradźwiękowego, w tym wymagania dotyczące stosowanej aparatury kontrolno-pomiarowej. Zaproponowano wzór świadectwa sprawdzenia defektoskopu ultradźwiękowego, w którym wyszczególniono i potwierdzono wykonanie wszystkich testów grupy 2 normy PN-EN 12668-1:2010. Proponowane świadectwo potwierdza zgodność defektoskopu z wersją normy oraz grupą testów jakiej podlega testowany sprzęt.
The purpose of this article is to present the most important requirements and problems related to periodic inspection of ultrasonic flaw detectors in accordance with requirements of standard PN-EN 12668-1: 2010. Particular attention has been paid to the measurement of ultrasonic flaw detector parameters and requirements concerning specialist measuring equipment. The form of ultrasonic flaw detector certificate was proposed, which specifies all tests of group 2 of PN-EN 12668-1: 2010. The proposed certificate confirms the compatibility of the flaw detector with the specified standard and the test group under which the equipment was tested.
Źródło:
Badania Nieniszczące i Diagnostyka; 2017, 4; 29-32
2451-4462
2543-7755
Pojawia się w:
Badania Nieniszczące i Diagnostyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja kwalifikacji informatycznych
Autorzy:
Szyjewski, Zdzisław
Powiązania:
https://bibliotekanauki.pl/articles/431887.pdf
Data publikacji:
2017
Wydawca:
Wydawnictwo Uniwersytetu Ekonomicznego we Wrocławiu
Tematy:
kwalifikacje informatyczne
certyfikacja
Opis:
Niektóre umiejętności i kwalifikacje mają charakter uniwersalny i są wykorzystywane na różnych stanowiskach pracy w wymaganym zakresie. Kwalifikacje informatyczne mają taki charakter i w związku z tym zakres wiedzy i umiejętności korzystania z nowych technologii informatycznych zależy od wykonywanej pracy na danym stanowisku. Profesjonalny informatyk stosujący rozwiązania informatyczne na potrzeby klienta powinien mieć większe kwalifikacje informatyczne niż użytkownik opracowywanego rozwiązania. Weryfikacja posiadanych kwalifikacji informatycznych w celu prawidłowego obsadzenia stanowisk pracy jest kluczowa. W artykule przeprowadzono badania opinii środowiska informatyków na temat systemu weryfikowania i certyfikowania kwalifikacji informatycznych. Wyniki badania są zaskakujące, gdyż opinia środowiska na temat potrzeby systemu weryfikacji kwalifikacji informatycznych jest bardzo wstrzemięźliwa
Źródło:
Informatyka Ekonomiczna; 2017, 3(45); 109-118
1507-3858
Pojawia się w:
Informatyka Ekonomiczna
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Verification of logical descriptions with functional indeterminacy
Weryfikacja specyfikacji logicznych z indeterminizmem funkcjonalnym
Autorzy:
Cheremisinova, L.
Powiązania:
https://bibliotekanauki.pl/articles/153445.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automatyzacja projektowania
formalna weryfikacja
symulacja
design automation
formal verification
simulation
Opis:
The problem under discussion is to check whether a given system of incompletely specified Boolean functions is implemented by a logical description with functional indeterminacy that is represented by a system of connected blocks. Each of blocks is specified by a system of completely or incompletely specified Boolean functions. Simulation based and SAT based verification methods is considered. The first method simulates the structure specified by the second description on the domain of the first description. The second method formulates the verification problem as checking satisfiability of a conjunctive normal form. The results of computer investigation of the proposed methods are given.
W artykule omówiono problem sprawdzania, czy dany układ częściowo określonych funkcji Boole'owskich jest realizowany przez specyfikację logiczną z indeterminizmem funkcjonalnym. Ta specyfikacja jest przedstawiona jako system połączonych bloków, z których każdy odpowiada układowi całkiem albo częściowo określonych funkcji Boole'owskich. Rozpatrzono metodę symulacyjną i metodę bazującą na analizie spełnialności funkcji. Pierwsza z tych metod symuluje strukturę, opisaną przez drugą specyfikację, w dziedzinie pierwszej specyfikacji. Druga metoda sprowadza problem weryfikacji do problemu spełnialności funkcji w postaci iloczynu sum. Przedstawiono wyniki komputerowych badań skuteczności zaproponowanych metod.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 6, 6; 519-513
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja adwokatów śląskich po II wojnie światowej
Autorzy:
Krzyżanowski, Lech
Powiązania:
https://bibliotekanauki.pl/articles/1365734.pdf
Data publikacji:
2013
Wydawca:
Uniwersytet Pedagogiczny im. Komisji Edukacji Narodowej w Krakowie
Opis:
Verification of the national attitudes presented during World War II by the Upper Silesian lawyers was based on the decree from the 24th of May 1945 about the temporary regulations that supplemented the law of the legal profession. According to the regulations of the decree, lawyers who were disloyal to the Polish reason of state could be punished with the interdiction of exercising the profession. The verification was conducted in the entire Poland. In the area subject to the Katowice law society, the lawyers went before the commission mainly for two reasons. Lawyers who stayed in the Upper Silesia during the occupation were accused of voluntarily applying for the registration on the German People’s List. After the completion of the proceedings, however, it was concluded that it always happened under threat of arrest and that none of the lawyers was granted category higher then the third. The circumstances were considered justificatory and in the consequence the lawyers were allowed to continue their professional work. The case was similar with the charges of working in the official jurisdiction in the General Government. It concerned those Upper Silesian lawyers who moved to the East during the war. In this case, help offered to the Polish defendants was considered as extenuating circumstances. As a result, also in this group, there were only few lawyers who were removed from the Bar for the offences that they committed during the war.
Źródło:
Annales Universitatis Paedagogicae Cracoviensis. Studia Politologica; 2013, 10; 97-112
2081-3333
Pojawia się w:
Annales Universitatis Paedagogicae Cracoviensis. Studia Politologica
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Sprzętowa weryfikacja funkcjonalna magistrali AMBA® AXI
Functional hardware verification of AMBA® AXI bus
Autorzy:
Duc, P.
Powiązania:
https://bibliotekanauki.pl/articles/155275.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
AMBA
AXI
Sce-Mi
sprzętowa weryfikacja funkcjonalna
functional coverage
functional hardware verification
Opis:
W artykule przedstawiono moduł monitora magistrali AMBA® AXI, umożliwiający weryfikację poprawności oraz weryfikację functional coverage protokołu AXI w systemach koemulacji sprzętowo-programowej układów SoC (System-on-Chip). Układ monitora składa się z syntezowalnej części sprzętowej oraz części programowej. Część sprzętowa służy do bezpośredniej obserwacji stanu magistrali i zawiera podstawowe elementy weryfikacyjne, zaś część programowa umożliwia komunikację części sprzętowej z programowym środowiskiem weryfikacyjnym.
The currently observed increase in SoC (System-on-Chip) system complexity determines evolution of the verification methods to ensure complete and as fast as possible verification of the whole system correctness. One of the main direction in development of the complex SoC design verification methodology is implementation of hardware accelerated systems in the verification process. There is a number of ways used in this kind of verification. One is the transaction based hardware-software co-emulation, that support high level software test environment to control and observe the hardware implementation of design under test. This paper presents the AMBA® AXI bus monitor for using in co-emulation systems, with particular attention paid to the Sce-Mi based systems. The monitor architecture has two parts, hardware and software. The synthesizable hardware part is implemented in a programmable device of the emulator system and is used to direct bus observation through basic checkers. The task of the monitor software part is to enable proper configuration of the hardware part, to receive verification status information, to perform more sophisticated checking and to report verification results. Communication between the hardware and software parts is based on exchange of message vectors through a message channel known from the co-emulation Sce-Mi standard.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 966-968
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Z działalności Ośrodka Dokumentacji Zabytków : weryfikacja zabytków architektury i ewidencja miast
Autorzy:
Charytańska, Maria
Powiązania:
https://bibliotekanauki.pl/articles/536757.pdf
Data publikacji:
1962
Wydawca:
Narodowy Instytut Dziedzictwa
Tematy:
ODZ
weryfikacja zabytków architektury i budownictwa
ewidencja miast zabytkowych w Polsce
Ośrodek Dokumentacji Zabytków
Źródło:
Ochrona Zabytków; 1962, 2; 69-70
0029-8247
Pojawia się w:
Ochrona Zabytków
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Formalna weryfikacja automatycznego zrównoleglenia procesów
Formal verification of automatically parallelised processes
Autorzy:
Dziurzański, P.
Karpicki, M.
Powiązania:
https://bibliotekanauki.pl/articles/155149.pdf
Data publikacji:
2006
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
formalna weryfikacja
logika temporalna CTL
asercja
równoleglizowanie
SystemC
formal verification
parallelisation
assertion
Opis:
W artykule przedstawiono technikę formalnej weryfikacji systemów sprzętowo-programowych opisanych za pomocą języka opisu systemów SystemC. Formalnej weryfikacji dokonuje się z wykorzystaniem logiki temporalnej CTL i asercji. Przedstawiono formuły CTL dla systemu z jedną sekcją równoległą. Badania eksperymentalne wykazały liniowy wzrost liczby formuł i liniowy przyrost czasu działania programu automatycznie wstawiającego asercję, przez co prezentowane podejście nadaje się do zastosowań przemysłowych.
In this paper, we present a formal verification technique of software/hardware systems given in the SystemC system description language. The verification is performed using temporal logic CTL and assertions. We enumerate the CTL formulas generated from a system with a single parallel section. Experimental results present a linear growth of a number of formulas and linear growth of the execution time of the developed tool that automatically inserts CTL assertions. Consequently, the proposed approach is suitable for industrial applications.
Źródło:
Pomiary Automatyka Kontrola; 2006, R. 52, nr 11, 11; 35-38
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja poziomu nienaruszalności funkcji związanych z bezpieczeństwem
Integrity level verification for safety-related functions
Autorzy:
Śliwiński, M.
Powiązania:
https://bibliotekanauki.pl/articles/2069733.pdf
Data publikacji:
2011
Wydawca:
Uniwersytet Morski w Gdyni. Polskie Towarzystwo Bezpieczeństwa i Niezawodności
Tematy:
bezpieczeństwo funkcjonalne
weryfikacja bezpieczeństwa
nienaruszalność bezpieczeństwa
functional safety
safety verification
safety integrity
Opis:
This article describes methods for the safety integrity level (SIL) verification of safety-related functions with regard to probabilistic criteria given in international standards IEC 61508 and IEC 61511. These functions are realized using the electrical, electronic and programmable electronic (E/E/PE) systems or safety instrumented systems (SIS). Some methods are proposed for quantitative probabilistic modelling taking into account potential dependent failures in redundant systems with diverse channels within subsystems. The analyses of safety-related systems include testing and maintenance planning of subsystems, in particular the sensors and actuators with regard to the probabilistic criteria defined for given SIL. The methods are illustrated on some examples of systems from industrial hazardous plants.
Źródło:
Journal of Polish Safety and Reliability Association; 2011, 2, 3; 69--78
2084-5316
Pojawia się w:
Journal of Polish Safety and Reliability Association
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja podsystemu infrastruktura na etapie budowy
Verification of infrastructure subsystem at the building stage
Autorzy:
Stencel, G.
Powiązania:
https://bibliotekanauki.pl/articles/248247.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Komunikacji Rzeczpospolitej Polskiej
Tematy:
weryfikacja WE
podsystem Infrastruktura
TSI
certyfikat pośredni
WE verification
infrastructure subsystem
ITS
indirect certificate
Opis:
Artykuł dotyczy zasad weryfikacji WE podsystemu Infrastruktura na etapie budowy. Przedstawiono właściwości podlegające ocenie na tym etapie weryfikacji, a także opisano przykładowe pomiary wykonywane przez Instytut Kolejnictwa. Dokonano oceny wyników pomiarów i scharakteryzowano niektóre błędy popełniane przez wykonawców robót.
The article put forward the WE verification rules of infrastructure subsystem at the building stage. The properties to be assessed at this stage of verification has been presented and the examples of measurements carried out by Railway Institute has been described. The assessment of measurement results has been carried out and some mistakes made by contractors have been characterized.
Źródło:
Zeszyty Naukowo-Techniczne Stowarzyszenia Inżynierów i Techników Komunikacji w Krakowie. Seria: Materiały Konferencyjne; 2013, 2(101); 291-300
1231-9171
Pojawia się w:
Zeszyty Naukowo-Techniczne Stowarzyszenia Inżynierów i Techników Komunikacji w Krakowie. Seria: Materiały Konferencyjne
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Model Checking Temporal Properties of Reaction Systems
Weryfikacja temporalnych własności systemów reakcyjnych
Autorzy:
Męski, A.
Penczek, W.
Rozenberg, G.
Powiązania:
https://bibliotekanauki.pl/articles/182724.pdf
Data publikacji:
2014
Wydawca:
Polska Akademia Nauk. Instytut Podstaw Informatyki PAN
Tematy:
reaction systems
model checking
temporal logic
systemy reakcyjne
weryfikacja modelowa
logika temporalna
Opis:
This paper defines a temporal logic for reaction systems (RSTL). The logic is interpreted over the models for the context restricted reaction systems that generalize standard reaction systems by controlling context sequences. Moreover, a translation from the context restricted reaction systems into boolean functions is defined in order to be used for a symbolic model checking for RSTL over these systems. Finally, model checking for RSTL is proved to be PSPACE-complete.
Praca wprowadza logikę temporalną dla systemów reakcyjnych (RSTL), która jest interpretowana w modelach dla systemów reakcyjnych z ograniczeniami kontekstów. Systemy te uogólniają standardowe systemy reakcyjne przez wprowadzenie ograniczeń kontrolujących dopuszczalne konteksty. Ponadto, przedstawiono translację z systemów reakcyjnych z ograniczeniami kontekstów do formuł boolowskich, która umożliwia symboliczną weryfikację modelową dla tych systemów oraz RSTL. Wykazano również, że problem weryfikacji modelowej dla RSTL jest problemem PSPACE-zupełnym.
Źródło:
Prace Instytutu Podstaw Informatyki Polskiej Akademii Nauk; 2014, 1028; 1-28
0138-0648
Pojawia się w:
Prace Instytutu Podstaw Informatyki Polskiej Akademii Nauk
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Identity verification based on certificateless public key cryptography
Weryfikacja tożsamości oparta o bezcertyfikatową kryptografię klucza publicznego
Autorzy:
Pejaś, J.
Klasa, T.
Powiązania:
https://bibliotekanauki.pl/articles/153555.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
weryfikacja tożsamości
uwierzytelnianie
bezpieczeństwo informacji
identity verification
authentication
information security
Opis:
Verification of claimed identity becomes a problem of growing significance nowadays, as the number of e-commerce transactions grows rapidly and new information distribution channels are created by companies and institutions of all kinds. As most of them rely or make a use of a public network, such as the Internet, security of transferred data and information in most cases requires authorization of the user. Unfortunately, most existing authentication solutions create rather weak binding with real identity of the user, while some, like ID documents, are worthless in case of electronic transactions as they are nothing more than just a piece of paper or plastic, with no real connection with the electronic system. A secure digital signature based on traditional PKI, at the same time, relies on trust migrated through commercial companies, with the help of certificates. The proposed protocol of identity verification combines national e-ID document functionality with certificateless Public Key Cryptography (CL-PKC) to provide a safe and trustful way of identity verification, joining most advantages of current systems and limiting downsides to a minimum.
Weryfikacja tożsamości stała się problemem rosnącej wagi, gdy liczba transakcji w handlu elektronicznym rośnie gwałtownie a nowe kanały dystrybucji informacji są tworzone przez różne firmy i instytucje. Ze względu na fakt, że większość z nich wykorzystuje sieć publiczną, jak na przykład Internet, bezpieczeństwo przesyłanych danych i informacji w większości przypadków wymaga autoryzacji użytkownika. Niestety, większość istniejących technik uwierzytelniania tworzy dość słabe powiązanie z rzeczywistą tożsamością użytkownika, a inne, takie jak dokumenty tożsamości, są bezużyteczne w przypadku transakcji elektronicznych gdyż są niczym więcej niż kawałkiem papieru lub plastiku, bez faktycznego połączenia z systemem elektronicznym. Jednocześnie, bezpieczny podpis elektroniczny oparty o tradycyjne PKI polega na zaufaniu przekazywanemu poprzez komercyjne podmioty, za pomocą certyfikatów. Proponowany protokół weryfikacji tożsamości łączy funkcjonalność narodowego elektronicznego dokumentu tożsamości z bezcertyfikatową kryptografią klucza publicznego (CL-PKC) aby zapewnić bezpieczny i godny zaufania sposób weryfikacji tożsamości, łączący większość zalet aktualnych rozwiązań i ograniczający wady do minimum.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 12, 12; 1533-1536
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Timed concurrent state machines
Współbieżne maszyny stanowe z czasem
Autorzy:
Daszczuk, W. B.
Powiązania:
https://bibliotekanauki.pl/articles/305419.pdf
Data publikacji:
2007
Wydawca:
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
Tematy:
metody formalne
weryfikacja modelowa
weryfikacja w czasie rzeczywistym
automaty czasowe
formal methods
model checking
real time verification
Timed Automata
Opis:
Timed Concurrent State Machines are an application of Alur Timed Automata concept to coincidence-based (rather than interleaving) CSM modeling technique. TCSM support the idea of testing automata, allowing to specify time properties easier than temporal formulas. Also, calculation of a global state space in real-time domain (Region Concurrent State Machines) is defined, allowing to storę a verified system in ready-to-verification form, and to multiply it by various testing automata.
Współbieżne maszyny stanowe z czasem TCSM są aplikacją automatów czasowych Alura w środowisku koincydencyjnym współbieżnych maszyn czasowych CSM (w przeciwieństwie do środowisk przeplotowych). TCSM pasują do idei automatów testujących, które pozwalają wyspecyfikować zależności czasowe łatwiej niż poprzez formuły temporalne. Ponadto zdefiniowano sposób wyznaczania globalnej przestrzeni stanów w dziedzinie czasu (współbieżne maszyny stanowe regionów RCSM), co pozwala przechowywać badany system w postaci gotowej do weryfikacji i mnożyć go przez różne automaty testujące.
Źródło:
Computer Science; 2007, 8, Spec. Ed; 23-36
1508-2806
2300-7036
Pojawia się w:
Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Petri nets and activity diagrams in logic controller specification – transformation and verification
Sieci petriego i diagramy aktywności w specyfikacji sterowników logicznych – transformacja i weryfikacja
Autorzy:
Grobelna, I.
Grobelny, M.
Adamski, M.
Powiązania:
https://bibliotekanauki.pl/articles/389795.pdf
Data publikacji:
2010
Wydawca:
Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
Tematy:
formal verification
logic controller
model checking
Petri nets
UML Activity
Diagrams
formalna weryfikacja
sterownik logiczny
weryfikacja modelowa
sieci Petriego
diagramy aktywności UML
Opis:
The paper presents formal verification method of logic controller specification taking into account user-specified properties. Logic controller specification may be expressed as Petri net or UML 2.0 Activity Diagram. Activity Diagrams seem to be more user-friendly and easy-understanding that Petri nets. Specification in form of activity diagram may afterwards be transformed into Petri net, which may then be formally verified and used to automatically generate implementation (code). A new transformation method dedicated for event-driven systems is proposed. Verification process is executed automatically by the NuSMV model checker tool. Model description based on specification and properties list is being built. Model description derived from Petri net is presented in RTL-level and easy to synthesize as reconfigurable logic controller or PLC. Properties are defined using temporal logic. In model checking process, verification tool checks whether requirements are satisfied in attached system model. If this is not the case, appropriate counterexamples are generated.
Praca prezentuje metodę formalnej weryfikacji specyfikacji sterownika logicznego uwzględniającą właściwości podane przez użytkownika. Specyfikacja sterownika logicznego może być przedstawiona m.in. w postaci sieci Petriego lub diagramu aktywności języka UML. Diagramy aktywności wydają się być bardziej przyjazne i zrozumiałe dla użytkownika niż sieci Petriego. Specyfikacja w postaci diagramu aktywności może zostać przekształcona do sieci Petriego, która następnie może być formalnie zweryfikowana i wykorzystana do automatycznej generacji implementacji (kodu). Węzły diagramu aktywności konsekwentnie interpretowane są jako tranzycje sieci Petriego, w odróżnieniu od klasycznego podejścia (w starszych wersjach UML) gdzie odwzorowywało się je jako miejsca sieci Petriego. Proces weryfikacji wykonywany jest automatycznie przez narzędzia weryfikacji modelowej. Tworzony jest opis modelu bazujący na specyfikacji oraz lista wymagań. Nowatorskim podejściem jest przedstawienie sieci Petriego na poziomie RTL w taki sposób, że łatwo jest przeprowadzić syntezę logiczną sieci w postaci współbieżnego rekonfigurowalnego sterownika logicznego lub sterownika PLC bez konieczności przekształcania modelu. Wymagania określone są przy użyciu logiki temporalnej. W procesie weryfikacji modelowej narzędzie weryfikujące NuSMV sprawdza, czy model systemu spełnia stawiane mu wymagania. Jeżeli tak nie jest, generowany jest odpowiedni kontrprzykład.
Źródło:
Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy; 2010, 13; 79-91
1899-0088
Pojawia się w:
Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Empiryczna weryfikacja efektów aglomeracji w polskich podregionach przy wykorzystaniu metod panelowych
Autorzy:
Burdziak, Adrian
Powiązania:
https://bibliotekanauki.pl/articles/657639.pdf
Data publikacji:
2011
Wydawca:
Uniwersytet Łódzki. Wydawnictwo Uniwersytetu Łódzkiego
Opis:
Poland's economy is characterized by a growing trend of inter-regional differences. Economic efficiency diversification of enterprises can be explained by identifying the agglomeration effects. Spatial concentration of economic resources improves the process of growth poles formation. Processes and mechanisms are described by the New Economic Geography analyses. Empirical confirmation of the agglomeration effects presence will be a beginning for research on regional growth poles in the Polish economy.
Źródło:
Acta Universitatis Lodziensis. Folia Oeconomica; 2011, 253
0208-6018
2353-7663
Pojawia się w:
Acta Universitatis Lodziensis. Folia Oeconomica
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja przed naprawą rozpylaczy paliwowych zaworów wtryskowych silników wysokoprężnych
Verification of diesel engine injection valves prior to fuel injector repair
Autorzy:
Raunmiagi, Z.
Powiązania:
https://bibliotekanauki.pl/articles/360278.pdf
Data publikacji:
2008
Wydawca:
Akademia Morska w Szczecinie. Wydawnictwo AMSz
Tematy:
naprawa
weryfikacja
rozpylacz
paliwowy zawór wtryskowy
repair
verification
nozzle
fuel injector valve
Opis:
Artykuł zawiera ocenę jakości zużytych rozpylaczy na podstawie znanych metod pomiarowych z wykorzystaniem nowoczesnych urządzeń metrologii warsztatowej. W pracy zostały przedstawione rodzaje uszkodzeń rozpylaczy oraz aspekty techniczno-ekonomiczne celowości ich naprawy.
The article presents the quality assessment of used injectors based on known measurement methods with the use of the up-to-date metrological devices. Different types of injector damage and technical and economical aspects of the usefulness of their repairs have been presented.
Źródło:
Zeszyty Naukowe Akademii Morskiej w Szczecinie; 2008, 14 (86); 38-42
1733-8670
2392-0378
Pojawia się w:
Zeszyty Naukowe Akademii Morskiej w Szczecinie
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja modelowa hierarchicznej specyfikacji sterownika logicznego
Model checking of hierarchical logic controller specification
Autorzy:
Grobelna, I.
Grobelny, M.
Powiązania:
https://bibliotekanauki.pl/articles/153829.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
hierarchia
interpretowane sieci Petriego
diagramy aktywności UML
weryfikacja modelowa
hierarchy
interpreted Petri nets
UML activity diagrams
model checking
Opis:
Specyfikacja zachowania projektowanego urządzenia powinna uwzględniać wszystkie elementy behawioralne. Z uwagi na złożoność projektowanych systemów szczególnie istotną rolę odgrywa możliwość dekompozycji. Z wykorzystaniem hierarchii można podzielić specyfikację na logiczne elementy połączone ze sobą na diagramach wyższego poziomu. W artykule przedstawiono zagadnienia związane z formalną weryfikacją hierarchicznych specyfikacji sterownika logicznego wyrażonych za pomocą interpretowanych sieci Petriego oraz diagramów aktywności języka UML.
Specification of a designed logic controller should include all behavioral aspects. By complex systems design decomposition is especially valuable. Specification can be divided into parts using hierarchy. Logical elements are joined together at higher-level diagrams. The paper focuses on formal verification [1] of logic controller hierarchical specification by means of UML activity diagrams and interpreted Petri nets. Although hierarchy itself is presented in the considered specification techniques in different ways (complex activities by UML activity diagrams and macro-places/ macrotransitions by Petri nets), it is possible to use both techniques together in one project and to transform anytime one diagram into the another [5, 9, 10] (example in Figs. 1 and 2). In the transformation process, UML activity diagram actions correspond to Petri net transitions [7, 8]. Model checking [2, 3] of hierarchical specification can be performed step by step, e.g. by means of the NuSMV tool [11]. Rule-based specification (based on a Petri net) can be checked against behavioral properties [12, 13] expressed by temporal logic formulas [4]. Macroplaces can be verified separately (Fig. 3 considering local properties) and/or concurrently (Fig. 4, Fig. 5 considering mutual correlation and global properties). Next, the whole Petri net with macroplaces can be checked (Fig. 6). Sometimes it is convenient to verify a complete net (not hierarchical), like in [14]. Formal verification of specification can significantly increase its quality, and the support for hierarchy simplifies complex systems verification.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 796-798
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-25 z 755

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies