Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "weryfikacja" wg kryterium: Wszystkie pola


Tytuł:
Weryfikacja danych podczas zawierania umów internetowych i bezpieczeństwo danych w sieci
Autorzy:
Górska, Marta
Powiązania:
https://bibliotekanauki.pl/articles/1409273.pdf
Data publikacji:
2019
Wydawca:
Collegium Witelona Uczelnia Państwowa
Tematy:
weryfikacja danych
umowy internetowe
bezpieczeństwo dziecka
Opis:
Celem tego artykułu jest przedstawienie, w jaki sposób nasze dane są weryfikowane podczas zawierania jakichkolwiek umów w Internecie. Należy wykazać, jakie zabezpieczenia mają portale oraz jakie niebezpieczeństwa wynikają z braku zabezpieczeń. Artykuł koncentruje się na umowach zawieranych przez młodych ludzi korzystających z płatności elektronicznych i zwraca szczególną uwagę na umowy zawierane przez dzieci. Obserwacja funkcjonowania w rzeczywistości wirtualnej sugeruje przyjrzenie się tworzeniu profili na portalach społecznościowych i konsekwencje zawierania takich umów. Dane dostarczone podczas rejestracji i umieszczone w ramach korzystania z oferowanej usługi są wykorzystywane w innych procesach. Zakres analizy pokazuje, że powinniśmy nadzorować działalność w sieci młodzieży i edukować je, jak mądrze korzystać z Internetu.
Źródło:
Zeszyty Naukowe Państwowej Wyższej Szkoły Zawodowej im. Witelona w Legnicy; 2019, 3, 32; 97-105
1896-8333
Pojawia się w:
Zeszyty Naukowe Państwowej Wyższej Szkoły Zawodowej im. Witelona w Legnicy
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja zabytków
Autorzy:
Charytańska, Maria
Maliszewski, Przemysław
Powiązania:
https://bibliotekanauki.pl/articles/536095.pdf
Data publikacji:
1962
Wydawca:
Narodowy Instytut Dziedzictwa
Tematy:
weryfikacja zabytków
akcja weryfikacji zabytków
klasyfikacji zabytków
zabytki grupy 0
rejestr zabytków
Główna Komisja Weryfikacyjna
Źródło:
Ochrona Zabytków; 1962, 4; 3-5
0029-8247
Pojawia się w:
Ochrona Zabytków
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Walidacja a weryfikacja metody pomiarowej
Validation and verification of the measurement method
Autorzy:
Kołakowska, D.
Powiązania:
https://bibliotekanauki.pl/articles/266933.pdf
Data publikacji:
2018
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
walidacja
weryfikacja
parametry metody
validation
verification
test parameter
Opis:
Procedury walidacji i weryfikacji laboratoriów badawczych powinny być zgodne z wymogami prawnymi ujętymi w normach. Każde laboratorium badawcze musi dołożyć starań, aby badania i pomiary były wykonywane rzetelnie, zgodnie z aktualnym stanem wiedzy. W artykule przedstawiono wymogi norm, które dane laboratorium powinno przestrzegać.
There are many indicators of the "quality" of laboratory tests confirming the competence of laboratory staff as well as the technologies used. Validation is the process of monitoring a test, procedure or method. It proves that the laboratory controls the method and gives reliable results. Verification, whereas, is a one-off process, carried out to establish or confirm the expected performance of the test before applying it in the lab. Verification means checking the test in a given laboratory. The laboratory, while testing a given product, should be sure of the results obtained. Its duty is to confirm laboratory staff competences and ensure the recipient of the results that the measurements methods are appropriate. The use of welldescribed and tested methods does not automatically give a guarantee of obtaining reliable results. Therefore, the laboratory should control the quality of performed tests in order to be able to prove that it is able to meet the acceptance criteria described in the methods used by it.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2018, 59; 91-92
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Sprawdzanie i weryfikacja defektoskopów ultradźwiękowych
Characterization and verification of ultrasonic flaw detector
Autorzy:
Katz, T.
Powiązania:
https://bibliotekanauki.pl/articles/107923.pdf
Data publikacji:
2017
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
sprawdzenie
weryfikacja
wzorcowanie
defektoskop
characterization
verification
calibration
flaw
detector
Opis:
Celem niniejszego referatu jest przedstawienie najważniejszych wymagań oraz przedyskutowanie problemów związanych z okresową kontrolą defektoskopów ultradźwiękowych zgodnie z wymaganiami normy PN-EN 12668-1:2010. Szczególną uwagę zwrócono na problematykę pomiaru podstawowych parametrów aparatu ultradźwiękowego, w tym wymagania dotyczące stosowanej aparatury kontrolno-pomiarowej. Zaproponowano wzór świadectwa sprawdzenia defektoskopu ultradźwiękowego, w którym wyszczególniono i potwierdzono wykonanie wszystkich testów grupy 2 normy PN-EN 12668-1:2010. Proponowane świadectwo potwierdza zgodność defektoskopu z wersją normy oraz grupą testów jakiej podlega testowany sprzęt.
The purpose of this article is to present the most important requirements and problems related to periodic inspection of ultrasonic flaw detectors in accordance with requirements of standard PN-EN 12668-1: 2010. Particular attention has been paid to the measurement of ultrasonic flaw detector parameters and requirements concerning specialist measuring equipment. The form of ultrasonic flaw detector certificate was proposed, which specifies all tests of group 2 of PN-EN 12668-1: 2010. The proposed certificate confirms the compatibility of the flaw detector with the specified standard and the test group under which the equipment was tested.
Źródło:
Badania Nieniszczące i Diagnostyka; 2017, 4; 29-32
2451-4462
2543-7755
Pojawia się w:
Badania Nieniszczące i Diagnostyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja kwalifikacji informatycznych
Autorzy:
Szyjewski, Zdzisław
Powiązania:
https://bibliotekanauki.pl/articles/431887.pdf
Data publikacji:
2017
Wydawca:
Wydawnictwo Uniwersytetu Ekonomicznego we Wrocławiu
Tematy:
kwalifikacje informatyczne
certyfikacja
Opis:
Niektóre umiejętności i kwalifikacje mają charakter uniwersalny i są wykorzystywane na różnych stanowiskach pracy w wymaganym zakresie. Kwalifikacje informatyczne mają taki charakter i w związku z tym zakres wiedzy i umiejętności korzystania z nowych technologii informatycznych zależy od wykonywanej pracy na danym stanowisku. Profesjonalny informatyk stosujący rozwiązania informatyczne na potrzeby klienta powinien mieć większe kwalifikacje informatyczne niż użytkownik opracowywanego rozwiązania. Weryfikacja posiadanych kwalifikacji informatycznych w celu prawidłowego obsadzenia stanowisk pracy jest kluczowa. W artykule przeprowadzono badania opinii środowiska informatyków na temat systemu weryfikowania i certyfikowania kwalifikacji informatycznych. Wyniki badania są zaskakujące, gdyż opinia środowiska na temat potrzeby systemu weryfikacji kwalifikacji informatycznych jest bardzo wstrzemięźliwa
Źródło:
Informatyka Ekonomiczna; 2017, 3(45); 109-118
1507-3858
Pojawia się w:
Informatyka Ekonomiczna
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Verification of logical descriptions with functional indeterminacy
Weryfikacja specyfikacji logicznych z indeterminizmem funkcjonalnym
Autorzy:
Cheremisinova, L.
Powiązania:
https://bibliotekanauki.pl/articles/153445.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automatyzacja projektowania
formalna weryfikacja
symulacja
design automation
formal verification
simulation
Opis:
The problem under discussion is to check whether a given system of incompletely specified Boolean functions is implemented by a logical description with functional indeterminacy that is represented by a system of connected blocks. Each of blocks is specified by a system of completely or incompletely specified Boolean functions. Simulation based and SAT based verification methods is considered. The first method simulates the structure specified by the second description on the domain of the first description. The second method formulates the verification problem as checking satisfiability of a conjunctive normal form. The results of computer investigation of the proposed methods are given.
W artykule omówiono problem sprawdzania, czy dany układ częściowo określonych funkcji Boole'owskich jest realizowany przez specyfikację logiczną z indeterminizmem funkcjonalnym. Ta specyfikacja jest przedstawiona jako system połączonych bloków, z których każdy odpowiada układowi całkiem albo częściowo określonych funkcji Boole'owskich. Rozpatrzono metodę symulacyjną i metodę bazującą na analizie spełnialności funkcji. Pierwsza z tych metod symuluje strukturę, opisaną przez drugą specyfikację, w dziedzinie pierwszej specyfikacji. Druga metoda sprowadza problem weryfikacji do problemu spełnialności funkcji w postaci iloczynu sum. Przedstawiono wyniki komputerowych badań skuteczności zaproponowanych metod.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 6, 6; 519-513
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja adwokatów śląskich po II wojnie światowej
Autorzy:
Krzyżanowski, Lech
Powiązania:
https://bibliotekanauki.pl/articles/1365734.pdf
Data publikacji:
2013
Wydawca:
Uniwersytet Pedagogiczny im. Komisji Edukacji Narodowej w Krakowie
Opis:
Verification of the national attitudes presented during World War II by the Upper Silesian lawyers was based on the decree from the 24th of May 1945 about the temporary regulations that supplemented the law of the legal profession. According to the regulations of the decree, lawyers who were disloyal to the Polish reason of state could be punished with the interdiction of exercising the profession. The verification was conducted in the entire Poland. In the area subject to the Katowice law society, the lawyers went before the commission mainly for two reasons. Lawyers who stayed in the Upper Silesia during the occupation were accused of voluntarily applying for the registration on the German People’s List. After the completion of the proceedings, however, it was concluded that it always happened under threat of arrest and that none of the lawyers was granted category higher then the third. The circumstances were considered justificatory and in the consequence the lawyers were allowed to continue their professional work. The case was similar with the charges of working in the official jurisdiction in the General Government. It concerned those Upper Silesian lawyers who moved to the East during the war. In this case, help offered to the Polish defendants was considered as extenuating circumstances. As a result, also in this group, there were only few lawyers who were removed from the Bar for the offences that they committed during the war.
Źródło:
Annales Universitatis Paedagogicae Cracoviensis. Studia Politologica; 2013, 10; 97-112
2081-3333
Pojawia się w:
Annales Universitatis Paedagogicae Cracoviensis. Studia Politologica
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Sprzętowa weryfikacja funkcjonalna magistrali AMBA® AXI
Functional hardware verification of AMBA® AXI bus
Autorzy:
Duc, P.
Powiązania:
https://bibliotekanauki.pl/articles/155275.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
AMBA
AXI
Sce-Mi
sprzętowa weryfikacja funkcjonalna
functional coverage
functional hardware verification
Opis:
W artykule przedstawiono moduł monitora magistrali AMBA® AXI, umożliwiający weryfikację poprawności oraz weryfikację functional coverage protokołu AXI w systemach koemulacji sprzętowo-programowej układów SoC (System-on-Chip). Układ monitora składa się z syntezowalnej części sprzętowej oraz części programowej. Część sprzętowa służy do bezpośredniej obserwacji stanu magistrali i zawiera podstawowe elementy weryfikacyjne, zaś część programowa umożliwia komunikację części sprzętowej z programowym środowiskiem weryfikacyjnym.
The currently observed increase in SoC (System-on-Chip) system complexity determines evolution of the verification methods to ensure complete and as fast as possible verification of the whole system correctness. One of the main direction in development of the complex SoC design verification methodology is implementation of hardware accelerated systems in the verification process. There is a number of ways used in this kind of verification. One is the transaction based hardware-software co-emulation, that support high level software test environment to control and observe the hardware implementation of design under test. This paper presents the AMBA® AXI bus monitor for using in co-emulation systems, with particular attention paid to the Sce-Mi based systems. The monitor architecture has two parts, hardware and software. The synthesizable hardware part is implemented in a programmable device of the emulator system and is used to direct bus observation through basic checkers. The task of the monitor software part is to enable proper configuration of the hardware part, to receive verification status information, to perform more sophisticated checking and to report verification results. Communication between the hardware and software parts is based on exchange of message vectors through a message channel known from the co-emulation Sce-Mi standard.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 966-968
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Z działalności Ośrodka Dokumentacji Zabytków : weryfikacja zabytków architektury i ewidencja miast
Autorzy:
Charytańska, Maria
Powiązania:
https://bibliotekanauki.pl/articles/536757.pdf
Data publikacji:
1962
Wydawca:
Narodowy Instytut Dziedzictwa
Tematy:
ODZ
weryfikacja zabytków architektury i budownictwa
ewidencja miast zabytkowych w Polsce
Ośrodek Dokumentacji Zabytków
Źródło:
Ochrona Zabytków; 1962, 2; 69-70
0029-8247
Pojawia się w:
Ochrona Zabytków
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Formalna weryfikacja automatycznego zrównoleglenia procesów
Formal verification of automatically parallelised processes
Autorzy:
Dziurzański, P.
Karpicki, M.
Powiązania:
https://bibliotekanauki.pl/articles/155149.pdf
Data publikacji:
2006
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
formalna weryfikacja
logika temporalna CTL
asercja
równoleglizowanie
SystemC
formal verification
parallelisation
assertion
Opis:
W artykule przedstawiono technikę formalnej weryfikacji systemów sprzętowo-programowych opisanych za pomocą języka opisu systemów SystemC. Formalnej weryfikacji dokonuje się z wykorzystaniem logiki temporalnej CTL i asercji. Przedstawiono formuły CTL dla systemu z jedną sekcją równoległą. Badania eksperymentalne wykazały liniowy wzrost liczby formuł i liniowy przyrost czasu działania programu automatycznie wstawiającego asercję, przez co prezentowane podejście nadaje się do zastosowań przemysłowych.
In this paper, we present a formal verification technique of software/hardware systems given in the SystemC system description language. The verification is performed using temporal logic CTL and assertions. We enumerate the CTL formulas generated from a system with a single parallel section. Experimental results present a linear growth of a number of formulas and linear growth of the execution time of the developed tool that automatically inserts CTL assertions. Consequently, the proposed approach is suitable for industrial applications.
Źródło:
Pomiary Automatyka Kontrola; 2006, R. 52, nr 11, 11; 35-38
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies