Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "time loop" wg kryterium: Wszystkie pola


Tytuł:
Мебијусова трака: временска петља у роману Дејана Алексића Ципела на крају света
The möbius strip: the time loop in Dejan Aleksićs novel A shoe at the end of the world
Autorzy:
Tropin, Tijana
Powiązania:
https://bibliotekanauki.pl/articles/1385358.pdf
Data publikacji:
2020
Wydawca:
Uniwersytet Zielonogórski. Wydział Humanistyczny
Tematy:
Dejan Aleksić
children’s literature
time in literature
time loop
metafictionality
Дејан Алексић
књижевност за децу
време у књижевности
временска петља
метафикционалност
Opis:
This article investigates the time loop motif in Dejan Aleksić’s novel, A Shoe at the End of the World. Following a brief overview of the most important uses of the time motif in children’s literature, and positioning this paper within Nikolajeva’s (i.e. Eliade’s) dichotomy of linear and cyclical time, we analyse the time loop motif in Aleksić’s short children’s novel. Unlike e.g. science fiction authors, Aleksić does not use the time loop as a plot point but rather as an important factor creating a sense of wonder in his text. He also uses it as a narrative starting point for a string of comical paradoxes that posit a simultaneity of past and future events, which sets the overall tone of the novel. The time loop also establishes effectively the displacement of Aleksić’s imaginary world, removing it from the linear time sequence, characteristic for adults, and yet setting it apart from the idyllic eternity of childhood, envisioned by older authors. Simultaneously, the time loop serves as a link to the metafictional characteristics of other Aleksić’s texts.
Źródło:
International Journal of Slavic Studies Transgressive, Pragmatic and Speculative Horizons of Popular Literature and Culture; 2020, 1, 2
2658-154X
Pojawia się w:
International Journal of Slavic Studies Transgressive, Pragmatic and Speculative Horizons of Popular Literature and Culture
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Badania hydrodynamiki w kolumnie air-lift z zewnetrzna cyrkulacja płynu
The study of airlift reactor hydrodynamics
Autorzy:
Szoplik, J.
Stelmasińska, P.
Powiązania:
https://bibliotekanauki.pl/articles/2073122.pdf
Data publikacji:
2015
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
kolumna air-lift
cyrkulacja zewnętrzna
czas mieszania
udział gazu zatrzymanego w cieczy
external-loop airlift reactor
mixing time
gas hold-up
Opis:
Analizowano udział gazu zatrzymanego w cieczy w strefie wznoszenia i opadania, prędkość cieczy w strefie wznoszenia i opadania oraz czas mieszania w kolumnie air-lift z zewnętrzną cyrkulacją płynu. Badano układy woda-powietrze oraz roztwór gliceryny-powietrze dla różnych objętościowych strumieni powietrza. Wykazano, że w zakresie przeprowadzonych pomiarów typ układu ciecz-gaz miał wpływ na prędkość cieczy w strefie wznoszenia i opadania oraz czas mieszania, a nie wpływał istotnie na wielkość udziału gazu zatrzymanego w cieczy.
The gas hold-up and liquid velocity in a riser and downcomer as well as mixing time in the external-loop airlift reactor were analyzed. Two systems: air – water and air – glycerol in water solution for various volumetric gas flow rates were investigated. It was proved that in the range of performed measurements a type of gas – liquid phase affects the liquid velocity in a riser and downcomer and mixing time but does not significantly affects gas hold-up.
Źródło:
Inżynieria i Aparatura Chemiczna; 2015, 6; 360--361
0368-0827
Pojawia się w:
Inżynieria i Aparatura Chemiczna
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Stability analysis for discrete-time fractional-order LTI state-space systems. Part II: New stability criterion for FD-based systems
Autorzy:
Stanisławski, R.
Latawiec, K. J.
Powiązania:
https://bibliotekanauki.pl/articles/200325.pdf
Data publikacji:
2013
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
Grünwald-Letnikov fractional difference
discrete-time fractional order system
stability criterion
non-minimum phase system
closed loop stability
Opis:
This paper presents a series of new results on the asymptotic stability of discrete-time fractional difference (FD) state space systems and their finite-memory approximations called finite FD (FFD) and normalized FFD (NFFD) systems. In Part I of the paper, new necessary and sufficient stability conditions have been given in a unified form for FD, FFD and NFFD-based systems. Part II offers a new, simple, ultimate stability criterion for FD-based systems. This gives rise to the introduction of new definitions of the so-called f-poles and f-zeros for FD-based systems, which are used in the closed-loop stability analysis for FD-based systems and, approximately, for FFD/NFFD-based ones.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2013, 61, 2; 363-370
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The real-time simulator using MATLAB/Simulink software for closed-loop coordination protection devices testing
Autorzy:
Smolarczyk, Adam
Łapczyński, Sebastian
Szulborski, Michał
Kolimas, Łukasz
Kozarek, Łukasz
Powiązania:
https://bibliotekanauki.pl/articles/2086829.pdf
Data publikacji:
2021
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
real-time simulator
distance protections
protection relays testing
closed-loop testing
MATLAB/Simulink
symulator czasu rzeczywistego
zabezpieczenia odległościowe
testowanie przekaźników zabezpieczeniowych
testowanie w pętli zamkniętej
Opis:
This paper aims to discuss the behavior of the proprietary real-time simulator (RTS) during testing the coordination of distance relay protections in power engineering. During the construction process of the simulator, the mapping of various dynamic phenomena occurring in the modeled part of the power system was considered. The main advantage to the solution is a lower cost of construction while maintaining high values of essential parameters, based on the generally available software environment (MATLAB/Simulink). The obtained results are discussed in detail. This paper is important from the point of view of the cost-effectiveness of design procedures, especially in power systems exploitation and when avoiding faults that result from the selection of protection relay devices, electrical devices, system operations, and optimization of operating conditions. The manuscript thoroughly discusses the hardware configuration and sample results, so that the presented real-time simulator can be reproduced by another researcher.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2021, 69, 4; e137413, 1--10
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Stabilization of Inertial Plant with Time Delay Using Fractional Order Controller
Autorzy:
Ruszewski, A.
Nartowicz, T.
Powiązania:
https://bibliotekanauki.pl/articles/386566.pdf
Data publikacji:
2011
Wydawca:
Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
Tematy:
sterownik
obwód zamknięty
controller
closed loop
Opis:
The paper presents the problem of designing of a fractional order controller satisfying the conditions of gain and phase margins of the closed-loop system with time-delay inertial plant. The transfer function of the controller follows directly from the use of Bode's ideal transfer function as a reference transfer function for the open loop system. Using the classical D-partition method and the gain-phase margin tester, a simple computational method for determining stability regions in the controller parameters plane is given. An efficient analytical procedure to obtain controller parameter values for specified gain and phase margin requirements is also given. The considerations are illustrated by numerical examples computed in MATLAB/Simulink.
Źródło:
Acta Mechanica et Automatica; 2011, 5, 2; 117-121
1898-4088
2300-5319
Pojawia się w:
Acta Mechanica et Automatica
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
ON-TIME: A Closed-Loop Real-Time Traffic Control Framework in a Realistic Railway Environment
ON-TIME: Struktura kierowania ruchem kolejowym w czasie rzeczywistym oparta na układzie zamkniętym w rzeczywistym środowisku
Autorzy:
Quaglietta, E.
Corman, F.
Goverde, R. M. P.
Powiązania:
https://bibliotekanauki.pl/articles/952276.pdf
Data publikacji:
2015
Wydawca:
Instytut Kolejnictwa
Tematy:
real-time rescheduling
closed-loop model predictive control
stability analysis
quality of dispatching plans
zmiana rozkładu w czasie rzeczywistym
sterowane predykcyjne zamkniętego układu
analiza stabilności
jakość systemu kierowania ruchem
Opis:
A wide literature is available on models and tools for the optimal real-time management of railway traffic, but the knowledge of their effects on real operations is still blurry and very limited due to the scarce implementation of these systems in practice. This paper analyses how these tools perform when interfaced in a closed-loop setup with a realistic traffic environment. A framework is developed that couples the rescheduling tool ROMA with the microscopic simulation model EGTRAIN. Railway traffic is managed for different perturbed scenarios using a rolling horizon scheme where optimal plans are periodically computed based on current traffic information and implemented in the simulation model. The closed-loop setup is investigated for different combinations of its parameters relatively to quality and stability of rescheduling plans. A comparison is performed against a typical open-loop approach that implements only the plan computed on the basis of expected train entrance delays. Both the closed-loop and the open-loop approaches are evaluated against the case in which no rescheduling is considered and trains keep on following the original timetable. Results obtained for the Dutch corridor Utrecht-Den Bosch show that the closed-loop always outperforms the open-loop in terms.
Istnieje wiele dostępnej literatury na temat modeli i narzędzi do optymalnego kierowania ruchem kolejowym w czasie rzeczywistym, ale wiedza na temat ich wpływu na funkcjonowanie jest wciąż nieprecyzyjna i bardzo ograniczona na skutek słabego ich wdrożenia w praktyce. W niniejszej pracy dokonano analizy zachowań opisanych narzędzi przy zastosowaniu ustawień obiegu zamkniętego w realnym środowisku. Opracowano strukturę łączącą narzędzie do zmiany rozkładu jazdy ROMA z mikroskopowym modelem symulacji EGTRAIN. Możliwe jest zarządzanie ruchem kolejowym w sytuacjach różnych zakłóceń ruchu przy użyciu przesuwnego horyzontu, gdzie optymalne plany są wyliczane na podstawie bieżących informacji o ruchu i ładowane do modelu symulacji. Ustawienia obiegu zamkniętego są badane w różnych kombinacjach parametrów w odniesieniu do jakości i stabilności zmienionych rozkładów. Porównanie jest dokonywane względem typowego podejścia z obiegiem otwartym, które wdraża tylko jeden plan, wyliczony na podstawie przewidywanych opóźnień pociągów. Obydwa podejścia są oceniane w porównaniu do przypadku, w którym pociągi poruszają się zgodnie z oryginalnym rozkładem. Rezultaty uzyskane w holenderskim korytarzu Utrecht – Den Bosch wykazały, że zamknięty obieg zawsze sprawdza się lepiej niż obieg otwarty.
Źródło:
Problemy Kolejnictwa; 2015, 168; 39-45
0552-2145
2544-9451
Pojawia się w:
Problemy Kolejnictwa
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modeling and reliability analysis of three phase z-source AC-AC converter
Autorzy:
Prasad, H.
Maity, T.
Powiązania:
https://bibliotekanauki.pl/articles/140661.pdf
Data publikacji:
2017
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
real-time digital simulation (RTDS)
field programming gate array (FPGA)
hardware-in-the-loop (HIL)
z-source ac-ac converter
PID controller
Opis:
This paper presents the small signal modeling using the state space averaging technique and reliability analysis of a three-phase z-source ac-ac converter. By controlling the shoot-through duty ratio, it can operate in buck-boost mode and maintain desired output voltage during voltage sag and surge condition. It has faster dynamic response and higher efficiency as compared to the traditional voltage regulator. Small signal analysis derives different control transfer functions and this leads to design a suitable controller for a closed loop system during supply voltage variation. The closed loop system of the converter with a PID controller eliminates the transients in output voltage and provides steady state regulated output. The proposed model designed in the RT-LAB and executed in a field programming gate array (FPGA)-based real-time digital simulator at a fixedtime step of 10 μs and a constant switching frequency of 10 kHz. The simulator was developed using very high speed integrated circuit hardware description language (VHDL), making it versatile and moveable. Hardware-in-the-loop (HIL) simulation results are presented to justify the MATLAB simulation results during supply voltage variation of the three phase z-source ac-ac converter. The reliability analysis has been applied to the converter to find out the failure rate of its different components.
Źródło:
Archives of Electrical Engineering; 2017, 66, 4; 731-743
1427-4221
2300-2506
Pojawia się w:
Archives of Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Control system for trials on material ship model
Autorzy:
Pomirski, J.
Rak, A.
Gierusz, W.
Powiązania:
https://bibliotekanauki.pl/articles/259075.pdf
Data publikacji:
2012
Wydawca:
Politechnika Gdańska. Wydział Inżynierii Mechanicznej i Okrętownictwa
Tematy:
ship controll Matlab
xPC Target
fast prototyping
hardware-in-the-loop
real-time control
computer simulation
Opis:
The paper presents software environement for fast prototyping and verification of motion control systems for ship. The environement is prepared for isomorphic reduced ship model which is used for training and in research in a area of ship motion control. The control system is build using Matlab-Simulink-xPC package which simplifies and accellerates design and verification of new control algorithms. The systems was prepared also for Hardwarein- the-loop trials when a designed control system is tested inside a virtual environment instead of real actuators, disturbances, communication and measurement devices.
Źródło:
Polish Maritime Research; 2012, S 1; 25-30
1233-2585
Pojawia się w:
Polish Maritime Research
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Loop optimization in managed code environments with expressions evaluated only once
Autorzy:
Piorkowski, A.
Zupnik, M.
Powiązania:
https://bibliotekanauki.pl/articles/1955308.pdf
Data publikacji:
2010
Wydawca:
Politechnika Gdańska
Tematy:
loop optimization
component platforms
compile-time optimization
compilers
Opis:
This paper is concerned with optimizing code execution in virtual machine environments. Code motion is one of the many optimization techniques. We considered a special case of optimization – a loop containing expressions that can be effectively evaluated once. A solution for this case is discussed and two algorithms are proposed. Experimental results for Java VM, MS .NET and Mono are shown here in order to assess the performance of the proposed algorithms.
Źródło:
TASK Quarterly. Scientific Bulletin of Academic Computer Centre in Gdansk; 2010, 14, 4; 397-404
1428-6394
Pojawia się w:
TASK Quarterly. Scientific Bulletin of Academic Computer Centre in Gdansk
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modele szacowania czasów wykonywania się pętli programowych z wykorzystaniem programowania równoległego na CPU oraz z wykorzystaniem obliczeń na GPU przy użyciu OpenCl
Models for estimating the time of program loop execution in parallel on a CPU and with the use of OpenCL computation on a GPU
Autorzy:
Nozdrzykowski, Ł.
Nozdrzykowska, M.
Powiązania:
https://bibliotekanauki.pl/articles/315191.pdf
Data publikacji:
2018
Wydawca:
Instytut Naukowo-Wydawniczy "SPATIUM"
Tematy:
pętle programowe
szacowanie czasu wykonania pętli
programowanie CPU
programowanie GPGPU
programming loop
estimating time of loop
programming CPU
programming GPGPU
Opis:
W artykule autorzy przedstawiają modele szacowania czasów wykonywania się pętli programowych zgodnych z modelem FAN nieposiadającym zależności lub posiadającym zależności, ale tylko w ciele pętli, które wykonywane mogą być przez centralne jednostki obliczeniowe CPU jak i multiprocesory strumieniowe zwane rdzeniami kart graficznych GPU. Zaprezentowane w niniejszym artykule modele szacowania czasów wykonywania tych pętli pozwolą na określanie tego, czy obliczenia w zastanym środowisku obliczeniowym warto wykonywać z użyciem posiadanego procesora CPU czy korzystniejsze będzie wykorzystanie do obliczeń posiadanej, często nowoczesnej, karty graficznej z wydajną jednostką GPU i bardzo szybką pamięcią stosowaną we współczesnych kartach graficznych. Wraz z zaprezentowanymi modelami przedstawiono także testy potwierdzające poprawność opracowanych modeli szacowania czasu. Celem powstania tych modeli jest dostarczenie metod przyspieszania działania aplikacji realizujących różne zadania, w tym zadania transportowe, takie jak przyspieszone przeszukiwanie rozwiązań, przeszukiwanie ścieżek w grafach, czy przyspieszanie algorytmów przetwarzania obrazów w systemach wizyjnych pojazdów autonomicznych i semiautonomicznych, przy czym modele te pozwalają na zbudowanie systemu automatycznego rozdzielania zadań pomiędzy CPU i GPU przy zmienności zasobów obliczeniowych.
The authors present models for estimating the time of execution of program loops compliant with the FAN model with no data dependencies or with data dependencies only within the body programming loop, which can be executed either by CPUs or by stream multiprocessors referred to as GPU cores. The models presented will make it possible to determine whether it would be more efficient to execute computation in the existing environment using the CPU (Central Processing Unit) or a state-of-the-art graphics card with a high-performance GPU (Graphics Processing Unit) and super-fast memory, often implemented in modern graphics cards. Validity checks confirming the developed time estimation model for GPU are presented. The purpose of these models is to provide methods for accelerating the performance of applications performing various tasks, including transport tasks, such as accelerated solution searching, searching paths in graphs, or accelerating image processing algorithms in vision systems of autonomous and semiautonomous vehicles, where these models allow to build an automatic task distribution system between the CPU and the GPU with the variability of computing resources.
Źródło:
Autobusy : technika, eksploatacja, systemy transportowe; 2018, 19, 12; 802-807
1509-5878
2450-7725
Pojawia się w:
Autobusy : technika, eksploatacja, systemy transportowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Time-based method for the combined identification of velocity-loop parameters
Metoda złożonej identyfikacji parametrów pętli sterowania prędkością wykorzystującą właściwości czasowe
Autorzy:
Neugebauer, R.
Hofmann, S.
Hellmich, A.
Schlegel, H.
Powiązania:
https://bibliotekanauki.pl/articles/140194.pdf
Data publikacji:
2011
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
identyfikacja parametrów
model parametryczny
urządzenia kontrolujące pracę serwonapędów
parameters identification
parametric model
motion control
Opis:
Today, a cascaded system of position loop, velocity loop and current loop is standard in industrial motion controllers. The exact knowledge of significant parameters in the loops is the basis for the tuning of the servo controllers. A new method to support the commissioning has been developed. It enables the user to identify the moment of inertia as well as the time constant of the closed current loop simultaneously. The method is based on the auto relay feedback experiment by Aström and Hägglund. The model parameters are automatically adjusted according to the time behaviour of the controlled system. For this purpose, the auto relay feedback experiment is combined with the technique of gradual pole compensation. In comparison to other existing methods, this approach has the advantage that a parametric model for the open velocity loop is derived directly.
We współczesnych przemysłowych układach sterowania ruchem standardowo wykorzystuje się kaskadowe systemy z pętlą sterowania położeniem, prędkością i pętlą prądową. Dokładna znajomość istotnych parametrów pętli jest podstawą dla optymalizacji działania serworegulatorów. Autorzy opracowali nową metodę wspomagającą pozyskiwanie tych danych. Umożliwia ona jednoczesną identyfikację momentu bezwładności i stałej czasu w zamkniętej pętli prądowej. Metoda jest oparta na eksperymencie Aströma i Hägglunda z automatycznym przekaźnikowym sprzężeniem zwrotnym. Parametry modelu są dobierane automatycznie, biorąc pod uwagę właściwości sterowanego systemu w dziedzinie czasu. Wykorzystano w tym celu eksperyment z automatycznym przekaźnikowym sprzężeniem zwrotnym w połączeniu z techniką stopniowej kompensacji biegunów. W porównaniu do innych istniejących metod, zaletą takiego podejścia jest możliwość bezpośredniego wyznaczenia modelu parametrycznego dla otwartej pętli sterowania prędkością.
Źródło:
Archive of Mechanical Engineering; 2011, LVIII, 2; 175-184
0004-0738
Pojawia się w:
Archive of Mechanical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza regulatora ułamkowego rzędu zapewniającego zadany zapas stabilności układu zamkniętego z obiektem inercyjnym pierwszego rzędu z całkowaniem i opóźnieniem
Design of fractional order controller satisfying gain and phase margin of the closed loop system with time-delay inertial plant with integral term
Autorzy:
Nartowicz, T.
Powiązania:
https://bibliotekanauki.pl/articles/275492.pdf
Data publikacji:
2010
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
regulator ułamkowego rzędu
stabilność układu zamkniętego
fractional order controller
closed loop system stability
Opis:
Rozważono problem projektowania regulatora ułamkowego rzędu zapewniającego zadany zapas stabilności układu regulacji z obiektem inercyjnym pierwszego rzędu z całkowaniem i opóźnieniem oraz układu regulacji z obiektem niestabilnym. Zaproponowana metoda projektowania bazuje na zastosowaniu idealnej transmitancji Bodego jako wzorca dla układu otwartego z regulatorem. Podano komputerową metodę syntezy regulatora ułamkowego rzędu. Rozważania zilustrowano przykładem liczbowym i wynikami badań symulacyjnych.
The paper considers the design problem of fractional order controller satisfying gain and phase margin of the closed loop system with time-delay inertial plant with integral term and closed loop system with unstable plant. The proposed method is based on using Bode's ideal transfer function as a reference transfer function for the open loop system. Computer method for synthesis of fractional controller is given. The considerations are illustrated by numerical example and results of computer simulation.
Źródło:
Pomiary Automatyka Robotyka; 2010, 14, 2; 443-452
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The combined effect of fractional filter and Smith Predictor for enhanced closed-loop performanceof integer order time-delay systems: some investigations
Autorzy:
Nagarsheth, Shaival Hemant
Sharma, Shambhu Nath
Powiązania:
https://bibliotekanauki.pl/articles/229571.pdf
Data publikacji:
2020
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
generalized fractional controller
Smith predictor
time delay system
generalized inverse
Bode’s ideal transfer function
Opis:
This paper proposes a generalized fractional controller for integer order systems with time delay. The fractional controller structure is so adopted to have a combined effect of fractional filter and Smith predictor. Interestingly, the resulting novel controller can be decomposed into fractional filter cascaded with an integer order PID controller. The method is applied to two practical examples i.e. liquid level system and Shell control fractionator system. The closed-loop responses resulting from the proposed method are compared with that of the available methods in the literature. For quantitative evaluations of the proposed method, Integral Absolute Error (IAE) and Integral Square Control Input (ISCI) performance criteria are employed. The proposed method effectively enhances the closed-loop response by improving the IAE values, reducing the control effort inputs to achieve the desired output. The disturbance rejection and robustness tests are also carried out. The robustness test reveals a significant improvement in the maximum absolute sensitivity measure. That is displayed in numerical simulations of the paper.
Źródło:
Archives of Control Sciences; 2020, 30, 1; 47-76
1230-2384
Pojawia się w:
Archives of Control Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Hybrid Linearized Class-BD Double Sided (LBDD) Digital Pulse Width Modulator (DPWM) for Class-BD audio amplifiers
Autorzy:
Kuta, S.
Kołodziejski, W.
Jasielski, J.
Powiązania:
https://bibliotekanauki.pl/articles/93116.pdf
Data publikacji:
2017
Wydawca:
Państwowa Wyższa Szkoła Zawodowa w Tarnowie
Tematy:
class-D digital audio amplifier
Digital Pulse Width Modulator (DPWM)
Linearized Pulse Width Modulation (LPWM)
Linearized Class-AD Double sided (LADD)
Linearized Class-BD Double sided (LBDD)
Programmable Tapped Delay Line (PTDL)
Analog Delay Locked Loop (ADLL)
Digital to Time Converter (DTC)
cyfrowy wzmacniacz audio klasy D
modulator szerokości impulsu cyfrowego (DPWM)
zlinearyzowana klasa AD dwustronna (LADD)
programowalna opóźniona linia opóźnienia (PTDL)
pętla z opóźnieniem analogowym (ADLL)
konwerter cyfrowo-czasowy (DTC)
Opis:
The paper presents an original architecture and implementation of 9-bit LBDD hybrid DPWM circuit for Class-BD digital audio amplifier. The input PCM signals are directly transformed into 24-bit LBDD DPWM signals and then are requanized to the 9-bit digital outputs using noise-shaping process to support high fidelity with practical values of time resolution, and finally are converted by the DTCs into the two physical trains of 1-bit PWM signals. The architecture of the proposed Class-BD hybrid DPWM circuit is composed of two Class-AD ones. The hybrid quantizer converts 6 MSB bits using counter method, based on the STM32F407xx microcontroller, while the remaining 3 LSB bits - using a method based on the Programmable Tapped Delay Line (PTDL). All necessary time waveforms are generated on the base of the internal microcontroller oscillator 168 MHz. The proposed 9-bit Class-DB DPWM circuit allows to attain SNR of 110 dB and THD about 0,2% within the audio baseband, at switching frequency of 328.1 kHz, clock frequency of 42 MHz and modulation index M = 0.95. Basic verification of algorithm and circuit operation as well as simulation and preliminary experimental results have been performed.
Źródło:
Science, Technology and Innovation; 2017, 1, 1; 1-10
2544-9125
Pojawia się w:
Science, Technology and Innovation
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Rapid design exploration of low pass highly efficient single loop single bit sigma delta (ΣΔ) modulators
Autorzy:
Krishna, S. Vamsee
Reddy, P. Sudhakara
Reddy, S. Chandra Mohan
Powiązania:
https://bibliotekanauki.pl/articles/38699542.pdf
Data publikacji:
2023
Wydawca:
Instytut Podstawowych Problemów Techniki PAN
Tematy:
sigma delta modulator
single loop
time domain
virtual instrument
biomedical application
modulator sigma delta
pojedyncza pętla
dziedzina czasu
instrument wirtualny
zastosowanie biomedyczne
Opis:
A rapid design and verification of sigma delta modulators are presented at the systemlevel with high accuracy and computational efficiency. Sigma delta analog to digital converters showcased an excellent choice for low bandwidth applications from near DC tohigh bandwidth standard 5G applications. The conceptualization of the graphical userinterface (GUI) in the efficient selection of integrator weights has been proposed, whichsolves various tradeoffs between various abstraction levels. The sigma delta modulator of the 5th order is designed and simulated using the proposed design methodology of calculating integrator weights for targeted specifications. The efficiency of design explorationand optimum selection of integrator coefficients has been investigated on single loop architectures. Power and performance of the selected modulator has been verified in the timedomain behavioral simulation. The discrete time circuit technique has been adopted fordesign of distributed feedback, feed forward architectures and comparison of performancemetrics done between selected architectures. A huge design space is computed for the bestdesign parameters that offers ultra-low power and high performance. The proposed virtual instruments supported the methodology for designing delta sigma modulators at thesystem level achieving SNDR of 122 dB over a bandwidth of 5 kHz at a clock frequencyof 1 MHz.
Źródło:
Computer Assisted Methods in Engineering and Science; 2023, 30, 1; 27-39
2299-3649
Pojawia się w:
Computer Assisted Methods in Engineering and Science
Dostawca treści:
Biblioteka Nauki
Artykuł

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies