Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "mikrosystemy cyfrowe" wg kryterium: Wszystkie pola


Wyświetlanie 1-3 z 3
Tytuł:
Złożoność półgrupy charakterystycznej iloczynu prostego automatów asynchronicznych silnie spójnych i ustalonych analogów ich rozszerzeń dla każdego słowa z języka \(\sum^{+}= (\sigma_{0} \cup \sigma_{1})^{+}\)
Complexity of the characteristic semi-group of the asynchronous automatons direct product of the strongly connected and determined analogs of their exten-sions for the each word from language \(\sum^{+}= (\sigma_{0} \cup \sigma_{1})^{+}\)
Autorzy:
Bocian, Stanisław
Powiązania:
https://bibliotekanauki.pl/articles/34656172.pdf
Data publikacji:
2011
Wydawca:
Sieć Badawcza Łukasiewicz - Poznański Instytut Technologiczny
Tematy:
złożoność obliczeniowa
półgrupy charakterystycznych automatów
złożoność czasowa obliczeń
automat asynchroniczny
mikrosystemy cyfrowe
sterowanie inteligentne
sterowanie rozproszone
maszyna stanowa (automat)
graf automatu
Opis:
Niniejsza publikacja kontynuuje cykl artykułów [6,7,8,9,12,14,15,16,17] dotyczący złożoności obliczeniowej półgrupy charakterystycznej automatów asynchronicznych silnie spójnych i ustalonych analogów ich rozszerzeń. W projektowaniu sterowania pojazdów szynowych wykorzystuje się coraz częściej mikrosystemy cyfrowe do realizowania sterowania inteligentnego, rozproszonego. W mikrosystemach cyfrowych tworzenie oprogramowania możliwe jest z wykorzystaniem maszyny stanowej (automatu), który umożliwia tworzenie oprogramowania w oparciu o sporządzony wcześniej graf automatu. Umożliwia to analizę pracy mikrosystemu cyfrowego w pojazdach szynowych i oszacowanie złożoności obliczeniowej półgrup charakterystycznych automatów. Ma to istotny wpływ na złożoność czasową obliczeń, jak również wielkości pamięci, potrzebnej do rozwiązania problemu. Artykuł powstał w wyniku realizacji projektu badawczego MN i SzW nr N N509 398236 "Mikrosystemy cyfrowe do inteligentnego, rozproszonego i współbieżnego sterowania pojazdami szynowymi".
This publication continues the series of articles [6,7,8,9,12,14,15,16,17] concerning the computational complexity of the characteristic semi-group of the asynchronous automatons of the strongly connected and determined analogs of their extensions. In the designing of rail vehicles control are used more and more the digital microsystems for realization the intelligent, scattered and synchronous control. In the digital microsystems it is possible to create the software using the state machine (automaton) and create the software based on the previously drawn up graph of the automaton. This allows the analysis of the digital microsystem work in the rail vehicles and estimation of the computational complexity of characteristic semigroups of the automatons. This has an important impact on the time complexity of calculations, as well as the amount of memory needed to solve the problem. This article was written as a result of the Research Project of the Ministry of Science and Higher Education No. N N509 398236 "Digital microsystems for the intelligent, scattered and synchronous rail vehicles control".
Źródło:
Rail Vehicles/Pojazdy Szynowe; 2011, 1; 13-38
0138-0370
2719-9630
Pojawia się w:
Rail Vehicles/Pojazdy Szynowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Optymalizacja realizacji układowej hierarchicznych sieci Petriego
The implementation optimization of the hierarchical Petri nets
Autorzy:
Stasiak, A.
Powiązania:
https://bibliotekanauki.pl/articles/152872.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
projektowanie zintegrowane
sieci Petriego
model formalny
systemy osadzone
systemy cyfrowe
mikrosystemy cyfrowe
FPGA
hardware-software codesign
Petri nets
formal model
embedded systems
digital systems
digital microsystems
PLD
Opis:
Projektowanie wysokiego poziomu systemów cyfrowych dotyczy szeregu aspektów związanych bezpośrednio z wybraną metodologią projektowania, modelem formalnym, algorytmami syntezy sprzętowej i programowej opisu behawioralnego. Rozważając sieci Petriego jako model formalny projektowanego systemu, szczególnie interpretowane hierarchiczne sieci Petriego, projektant ma do dyspozycji bogaty zbiór algorytmów analizy formalnej, metod syntezy programowej i sprzętowej. Jednak znane rozwiązania dotyczą przede wszystkim opisu zachowania funkcjonalnego sterowników logicznych, gdzie miejsce sieci reprezentuje logiczną operację przypisania poziomu '0' lub '1' do wyjścia układu (jeden bit lub wektor). Zauważalny jest jednak brak propozycji naukowych wspierających projektowanie systemu opisanego sieciami Petriego, gdzie w miejscu sieci realizowane są złożone instrukcje arytmetyczne lub logiczne. Przykładem sieci Petriego wspierającej w pełni projektowanie systemu sprzętowo-programowego jest siec PNHSDM (ang. Petri Net for Hardware So-ftware Digital Microsystem). Artykuł w sposób ogólny przedstawia model formalny sprzętowo-programowych sieci Petriego PNSHDM, skupiając się szczególnie na metodzie optymalizacji algorytmu syntezy sprzętowej sieci PNHSDM do reprogramowalnych układów FPGA. W pracy podjęto tematykę szeregowania zadań (ASAP, ALAP). Rozwiązano problem systemu przełączania sprzętowych modułów wykonawczych w kontekście planowanych do wykonania zadań. Wyznaczono wzór pozwalający na oszacowanie kosztów realizacji sprzętowej systemu przełączania, który zależny jest od liczby instancjacji i złożoności harmonogramowanej instrukcji.
The high level designing concerns several aspects that are directly related to the designing methodology as well as formal model definition, hardware/software synthesis algorithms, etc. When a Petri nets are considered as a formal model of developing system, especially hierarchical interpreted Petri nets, then a designer has a lot of ready to use and very well documented algorithms dedicated for formal verification, hardware and software synthesis, transformations, etc. However, most of the know solutions for Petri nets concerns designing logic controllers, where a one net place implements simple assigning operation of logical state to the output. There is lack of solutions that use a Petri nets to formalize and describe really system, where a place implements complex algebraic or logic functions. A formal model based on Petri nets for hardware-software digital microsystems (PNHSDM) has been elaborated to eliminate this gap. This paper shortly describes PNHSDM model, but author have concentrate on optimization of hardware Petri nets synthesis algorithm that is responsible to translate functional description into VHDL-RTL language. This approach takes into consideration task scheduling (ASAP, ALAP), presents elaborated solution of switching system for PNHSDM Petri nets as well as provides static hardware cost estimations of the switching system.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 108-110
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metody walidacji i weryfikacji specyfikacji funkcjonalnej mikrosystemu cyfrowego
Validation and verification methods of the digital microsystem functional specification
Autorzy:
Stasiak, A.
Skowroński, Z.
Powiązania:
https://bibliotekanauki.pl/articles/152874.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
projektowanie zintegrowane
sieci Petriego
model formalny
systemy osadzone
systemy cyfrowe
mikrosystemy cyfrowe
FPGA
hardware-software codesign
Petri nets
formal model
embedded systems
digital systems
digital microsystems
PLD
Opis:
Proces projektowy systemów cyfrowych, a w szczególności zintegrowanych sprzętowo-programowych mikrosystemów cyfrowych realizowanych z wykorzystaniem platformy SOPC, nie może być zakończony pomyślnie bez przeprowadzenia sprawdzenia i korekcji ewentualnych błędów projektowych. Do tego celu stosuje się metody walidacji zapisu specyfikacji funkcjonalnej zachowania systemu oraz metody weryfikacji funkcjonalnej projektowanego modelu. W artykule scharakteryzowano oraz omówiono opracowane na Uniwersytecie Zielonogórskim metody i oprogramowanie do walidacji i weryfikacji funkcjonalnej specyfikacji funkcjonalnej modelu opisanej sieciami Petriego.
The design process of the today digital systems, especially integrated hardware-software digital microsystems for SOPC platform, can not be finalized successfully without the verification and debug process. To meet the product requirements, like: system functionality, system stability, time-to-market, project costs, etc; there has to be performed several validation and/or verification tasks to confirm the finale model behaviour with initial/input functional specification. This paper describes validation and verification methods as well as software/tools elaborated and developed at University of Zielona Góra, by the Computing and Engineering Department.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 111-113
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-3 z 3

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies