Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "built-in self-test" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-5 z 5
    Tytuł:
    Embryonic Architecture with Built-in Self-test and GA Evolved Configuration Data
    Autorzy:
    Malhotra, Gayatri
    Duraiswamy, Punithavathi
    Kishore, J.K.
    Powiązania:
    https://bibliotekanauki.pl/articles/27311869.pdf
    Data publikacji:
    2023
    Wydawca:
    Polska Akademia Nauk. Czasopisma i Monografie PAN
    Tematy:
    embryonic
    BIST
    Self-test
    Genetic Algorithm
    Cartesian Genetic Programming
    Opis:
    The embryonic architecture, which draws inspiration from the biological process of ontogeny, has built-in mechanisms for self-repair. The entire genome is stored in the embryonic cells, allowing the data to be replicated in healthy cells in the event of a single cell failure in the embryonic fabric. A specially designed genetic algorithm (GA) is used to evolve the configuration information for embryonic cells. Any failed embryonic cell must be indicated via the proposed Built-in Selftest (BIST) the module of the embryonic fabric. This paper recommends an effective centralized BIST design for a novel embryonic fabric. Every embryonic cell is scanned by the proposed BIST in case the self-test mode is activated. The centralized BIST design uses less hardware than if it were integrated into each embryonic cell. To reduce the size of the data, the genome or configuration data of each embryonic cell is decoded using Cartesian Genetic Programming (CGP). The GA is tested for the 1-bit adder and 2-bit comparator circuits that are implemented in the embryonic cell. Fault detection is possible at every function of the cell due to the BIST module’s design. The CGP format can also offer gate-level fault detection. Customized GA and BIST are combined with the novel embryonic architecture. In the embryonic cell, self-repair is accomplished via data scrubbing for transient errors.
    Źródło:
    International Journal of Electronics and Telecommunications; 2023, 69, 2; 211--217
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    New Structure of Test Pattern Generator Stimulating Crosstalks in Bus-type Connections
    Autorzy:
    Garbolino, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/226543.pdf
    Data publikacji:
    2015
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    integrated circuit interconnections
    crosstalk
    test pattern generator
    built-in self-test
    system-on-a-chip
    Opis:
    The paper discloses the idea of a new structure for a Test Pattern Generator (TPG) for detection of crosstalk faults that may happen to bus-type interconnections between built in blocks within a System-on-Chip structure. The new idea is an improvement of the TPG design proposed by the author in one of the previous studies. The TPG circuit is meant to generate test sequences that guarantee detection of all crosstalk faults with the capacitive nature that may occur between individual lines within an interconnecting bus. The study comprises a synthesizable and parameterized model developed for the presented TPG in the VLSI Hardware Description Language (VHDL) with further investigation of properties and features of the offered module. The significant advantages of the proposed TPG structure include less area occupied on a chip and higher operation frequency as compared to other solutions. In addition, the design demonstrates good scalability in terms of both the hardware overhead and the length of the generated test sequence.
    Źródło:
    International Journal of Electronics and Telecommunications; 2015, 61, 1; 67-75
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Demonstrator testera wbudowanego BIST dla układów w pełni różnicowych
    Demonstrator of BIST for testing and diagnosis of fully differential circuits
    Autorzy:
    Toczek, W.
    Kaczmarczyk-Mróz, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/151553.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    ocena zgodności wyrobów
    testery wbudowane BIST
    diagnostyka uszkodzeń
    conformity assessment
    built-in self-test
    fault diagnosis
    Opis:
    Przedstawiono demonstrator testera wbudowanego, przeznaczony do pracy na stanowisku dydaktycznym w laboratorium z przedmiotu Zaawansowane Metody Pomiarowe i Diagnostyczne. Na stanowisku studenci zapoznają się z technologią BIST (ang. Built-In Self-Test), która jest przykładem wdrożenia strategii projektowania dla testowania.
    A demonstrator of Built-In Self-Tester (BIST) for testing and diagnosis of fully differential circuits is presented. The demonstrator works on the educational stand in the Laboratory of Advanced Measurement and Diagnostic Methods, where students are familiarized with BIST technology, which is an example of implementation of Design-for-Test strategy. In the BIST, a testing method is applied, which employs the excitation of the circuit under test by a common-mode signal. Fault location is performed with use of a fault dictionary. Laboratory tasks include: fault detection, analysis and validation of diagnostic method, fault dictionary construction, fault location and calculation of test quality metrics. Students evaluate test quality metrics using a probabilistic approach to the analysis of measurement process in accordance with guidance provided by the Joint Committee for Guides in Metrology (JCGM) in “Evaluation of measurement data – The role of measurement uncertainty in conformity assessment” JCGM 106: 2012.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 2, 2; 98-100
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    On enhancing diagnostic effectiveness of autonomous test structures for digital circuits of medical devices
    Autorzy:
    Chodacki, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/332923.pdf
    Data publikacji:
    2010
    Wydawca:
    Uniwersytet Śląski. Wydział Informatyki i Nauki o Materiałach. Instytut Informatyki. Zakład Systemów Komputerowych
    Tematy:
    symulacja układów cyfrowych
    pseudolosowe testowanie
    wbudowany autotest
    simulation of digital circuits
    pseudorandom testing
    built-in self-test
    Opis:
    The problem of reliability of medical electronic systems (EMD) controlled by a digital subsystem is discussed. The environmental security of EMD results from conformance to standards applying to design, manufacture, testing and implementation (in the USA, Department of Heath & Human Services, Food and Drug Administration and Quality System Regulation QSR [6]). These standards describe the whole life cycle of a device and apply both to hardware and software. However, it is impossible to eliminate completely all failures, faults and defects; some of them could have catastrophic effects to the environment. This is why digital circuit tests are of utmost importance to ensure reliability of digital systems, thus also proper diagnostics and care of the patient's health and life. The researches on design of more effective digital circuit self-testing and minimizing them are of particular significance in such important applications as medical procedures that use EMD.
    Źródło:
    Journal of Medical Informatics & Technologies; 2010, 16; 51-57
    1642-6037
    Pojawia się w:
    Journal of Medical Informatics & Technologies
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Metoda testowania i diagnostyki specjalizowanych urządzeń sterowania ruchem drogowym
    Method of testing and diagnostics of specialized road traffic control devices
    Autorzy:
    Firląg, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/309606.pdf
    Data publikacji:
    2017
    Wydawca:
    Instytut Naukowo-Wydawniczy "SPATIUM"
    Tematy:
    sterowanie ruchem drogowym
    urządzenia sterowania ruchem drogowym
    BIST
    bezpieczeństwo ruchu drogowego
    road traffic control
    traffic control devices
    road safety
    built-in self-test
    Opis:
    Użycie układów programowalnych do realizacji specjalizowanych urządzeń sterowania ruchem drogowym wymaga specyficznego podejścia do modelowania i testowania tych urządzeń. Ważna rola tych urządzeń w systemie sterowania i duży wpływ na bezpieczeństwo ruchu, wymaga wykorzystania nowoczesnych metod testowania i diagnostyki. W artykule przedstawiona została metoda testowania i diagnostyki specjalizowanych sterowników ruchu drogowego. Omówiono rozwiązania umożliwiające wykrycie błędów i uszkodzeń realizacji urządzeń oraz uszkodzeń powstających podczas eksploatacji. Uszkodzenia te możliwe są do wykrycia jedynie podczas testowania fizycznego urządzenia lub jego prototypu. Przedstawiono metody realizacji wbudowanego testowania sterowników BIST. Zaproponowano architektury BIST zarówno dla testowania współbieżnego jak i prewencyjnego. Przeanalizowano wpływ różnych struktur BIST na parametry użytkowe sterowników.
    The use of programmable systems for realization of specialized road traffic control devices requires a specific approach to modelling and testing of the devices. A significant role of these devices within the traffic control system as well as an enormous impact on traffic safety demands application of modern methods of testing and diagnostics. The paper presents the method of testing and diagnostics of specialized road traffic controllers. Solutions have been discussed allowing for detection of errors and defects within device realization, and defects arising during exploitation. These defects are possible to be detected only during physical testing of the device or its prototype. Methods of realization of built-in self-test (BIST) have been presented. BIST architectures have been proposed both for concurrent as well as preventive testing. The influence of various BIST structures on operational parameters of controllers have been analysed.
    Źródło:
    Autobusy : technika, eksploatacja, systemy transportowe; 2017, 18, 12; 869-872, CD
    1509-5878
    2450-7725
    Pojawia się w:
    Autobusy : technika, eksploatacja, systemy transportowe
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-5 z 5

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies