Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "FPGA-based controller" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-7 z 7
    Tytuł:
    Sterownik autonomicznego robota mobilnego na bazie układu FPGA
    FPGA based controller for an autonomous robot
    Autorzy:
    Rataj, D.
    Tomczewski, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/376384.pdf
    Data publikacji:
    2018
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    układ programowalny
    FPGA
    robot mobilny
    sterowanie
    Opis:
    W artykule przedstawiono koncepcję układu sterowania robota mobilnego, przeznaczonego do pracy jako platforma odkurzacza autonomicznego. W ramach projektu opracowano wyspecjalizowaną strukturę realizującą wszystkie podstawowe funkcje odkurzacza. Do budowy sterownika zastosowano układ FPGA Spartan 3E. W napędach robota zastosowano silniki prądu stałego z wbudowanymi enkoderami. Robot został wyposażony w czujnik odległości, czujniki zapobiegające upadkowi w przypadku dojazdu do schodów, czujniki mechaniczne wykrywające przeszkody. Robot może poruszać się autonomicznie lub zdalnie sterowany przez operatora z aplikacji w telefonie komórkowym za pośrednictwem interfejsu Bluetooth. Działanie robota testowano rejestrując trajektorie jego ruchu.
    The paper presents a concept of a simple autonomous robot controller with an example application in an autonomous vacuum cleaner. During the project a specialized unit was designed, which performs all the basic functions of a vacuum cleaner. The implementation was based on the Spartan 3E FPGA board. For the drive system of the robot DC motors with built-in encoders were used. Additionally, the robot is equipped with a distance sensor, cliff sensors preventing fall of a staircase as well as mechanical sensors for recognizing obstacles. The robot can operate either autonomously or it can be controlled from a smartphone application via Bluetooth interface. The operation of the robot was tested by registering the routes chosen by the robot.
    Źródło:
    Poznan University of Technology Academic Journals. Electrical Engineering; 2018, 96; 131-142
    1897-0737
    Pojawia się w:
    Poznan University of Technology Academic Journals. Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    FPGA Based Active Magnetic Bearings Controller
    Autorzy:
    Kulesza, Z. S.
    Powiązania:
    https://bibliotekanauki.pl/articles/387274.pdf
    Data publikacji:
    2011
    Wydawca:
    Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
    Tematy:
    sterownik
    łożysko magnetyczne
    controller
    magnetic bearing
    Opis:
    The article discusses main problems of implementing the PID control law in the FPGA integrated circuit. Consecutive steps of discretizing and choosing the fixed-point representation of the continuous, floating-point PID algorithm are described. The FPGA controller is going to be used in the active hetero-polar magnetic bearings system consisting of two radial and one axial bearings. The results of the experimental tests of the controller are presented. The dynamic performance of the controller is better when compared with the dSPACE controller, that was used so far. The designed hardware and software, the developed implementation procedure and the experience acquired during this stage of the whole project are going to be used during the implementation of more sophisticated control laws (e.g. robust) in the FPGA for AMB controllers.
    Źródło:
    Acta Mechanica et Automatica; 2011, 5, 2; 59-64
    1898-4088
    2300-5319
    Pojawia się w:
    Acta Mechanica et Automatica
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    FPGA as a part of MS WINDOWS control environment
    FPGA jako część środowiska sterowania MS Windows
    Autorzy:
    Kołek, K.
    Turnau, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/305425.pdf
    Data publikacji:
    2007
    Wydawca:
    Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
    Tematy:
    rozszerzenie MS Windows
    miękkie systemy operacyjne czasu rzeczywistego
    sterowniki oparte na technologii FPGA
    MS Windows extensions
    soft real time operating system
    FPGA-based controller
    Opis:
    The attention is focused on the Windows operating system (OS) used as a control and measurement environment. WlNDOWS OS due to extensions becomes a real-time OS (RTOS). Benefits and drawbacks of typical software extensions are compared. As far as hardware solutions are concerned the field programmable gate arrays FPGA technology is proposed to ensure fast time-critical operations. FPGA-based parallel execution and hardware implementation of the data processing algorithms significantly outperform the classical microprocessor operating modes. Suitability of the RTOS for a particular application and FPGA hardware maintenance is studied.
    Uwagę skupiono na WlNDOWS - systemie operacyjnym (OS) użytym jako środowisko pomiarów i sterowania. WlNDOWS OS, dzięki rozszerzeniom, staje się systemem operacyjnym czasu rzeczywistego (RTOS). Porównano wady i zalety typowych programowych rozszerzeń. W przypadku sprzętowych rozwiązań, proponuje się użycie technologii FPGA, by wykonać szybkie, krytyczne czasowo operacje. Równolegle wykonanie algorytmu oparte na technologii FPGA i sprzętowa implementacja algorytmów przetwarzania danych w sposób znaczący przewyższają klasyczne mikroprocesorowe tryby pracy. Badane są: dostosowanie oraz użyteczność RTOS dla wybranych aplikacji i rozwiązania sprzętowe wykorzystujące technologię FPGA.
    Źródło:
    Computer Science; 2007, 8, Spec. Ed; 61-68
    1508-2806
    2300-7036
    Pojawia się w:
    Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    2-dof piezoelectric actuator controller based on FPGA
    Sterowanie silnikiem liniowym piezoelektrycznym za pomocą układu FPGA
    Autorzy:
    Prusak, D.
    Karpiel, G.
    Gac, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/368959.pdf
    Data publikacji:
    2013
    Wydawca:
    Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
    Tematy:
    FPGA controller
    piezoelectric
    piezolegs
    FPGA
    sterownik
    piezoelektryczny
    Opis:
    This article presents the method for controlling the piezolegs motor with the application of the FPGA (Field-programmable gate array) system and presents the results of conducted tests of the motor slider displacement, with various steering signal configurations. It includes also the review of piezoelectric motors solutions and characteristics of systems, based on FPGA systems. Suggested steering solution can be used for subsequent tests on piezolegs drives and can constitute positioning system element.
    Artykuł przedstawia metodę sterowania silnikiem liniowym piezoelektrycznym typu piezolegs za pomocą układu FPGA oraz wyniki przeprowadzonych pomiarów przemieszczenia końca biegnika silnika, przy różnych konfiguracjach sygnałów sterujących. Dokonano również przeglądu rozwiązań silników piezoelektrycznych oraz określono cechy systemów opartych na układach FPGA. Sugerowane rozwiązanie sterowania może być wykorzystane do dalszych badań nad napędami typu piezolegs i może stanowić element systemu pozycjonowania.
    Źródło:
    Mechanics and Control; 2013, 32, 1; 30-36
    2083-6759
    2300-7079
    Pojawia się w:
    Mechanics and Control
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Statechart-based Controllers Synthesis in FPGA Structures with Embedded Array Blocks
    Autorzy:
    Łabiak, G.
    Borowik, G.
    Powiązania:
    https://bibliotekanauki.pl/articles/226148.pdf
    Data publikacji:
    2010
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    digital controller
    statechart
    FSM
    decomposition
    FPGA
    symbolic methods
    embedded memory
    Opis:
    Statechart diagrams, in general, are visual formalism for description of complex systems behaiour. Digital controllers, which act as reactive systems, can be very conveniently modeled with statecharts and efficiently synthesized in modern programmable devices. The paper presents in details syntax and semantics of statecharts and new implementation scheme. The issue of statecharts synthesis is not still ultimately solved. Main feature of the presented approach is the transformation of statechart diagrams into Finite State Machine, and through KISS format, functional decomposition and mapping into Embedded Memory Blocks. Embedded Memory are part of the modern programmable devices.
    Źródło:
    International Journal of Electronics and Telecommunications; 2010, 56, 1; 13-24
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Synteza behawioralna sterowników rekonfigurowalnych na podstawie modelu maszyny stanowej UML
    Behavioural synthesis of reconfigurable controllers based on UML state machine model
    Autorzy:
    Bazydło, G.
    Powiązania:
    https://bibliotekanauki.pl/articles/154177.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    UML
    rekonfigurowalny sterownik
    Verilog
    FPGA
    reconfigurable controller
    Opis:
    W pracy przedstawiono nową metodę projektowania sterowników logicznych realizowanych w sposób układowy w strukturach FPGA z wykorzystaniem języka Verilog. Modelem behawioralnym programu sterownika jest diagram maszyny stanowej UML 2.1.2. Formalnym modelem struktu-ralnym jest hierarchiczna sieć współpracujących ze sobą automatów cyfrowych. Wynikiem jest modularny opis modelowanego systemu w języku opisu sprzętu Verilog. Taka specyfikacja tekstowa może być następnie poddana symulacji i syntezie w zewnętrznych systemach.
    The Unified Modeling Language (UML) is a language for specifying, visualizing, constructing, and documenting artifacts of software systems [9], as well as for business modelling and other non-software, for example reactive, systems [1, 8, 10]. The UML represents a collection of the best engineering practices that have proven successful in modelling large and complex systems [14]. The current version of the language is 2.1.2 [6]. One of the UML diagrams is a state machine diagram that defines a set of concepts that can be used for modelling discrete behavior through finite state transition systems. The paper presents a new design method for reconfigurable logic controllers implemented as digital circuit in Field Programmable Gate Arrays (FPGA) by means of hardware description language Verilog. The UML state machine diagram is used as an initial behavioural model [5]. It is worth mentioning that state machine diagrams support various features of the modelling systems such as hierarchy and orthogonality [12]. Figure 2 shows a state machine diagram for the exemplary model of two trolleys control process (Fig. 1) [2]. The formal structured design model is based on the hierarchical network of collaborated Finite State Machines [3, 15]. The specification in Verilog can be simulated and synthesized in professional tools, e.g. Active HDL or Xilinx ISE. To verify presented method a special CAD system UML-XML2Verilog was designed. This system allows automating the translation process from UML diagrams (described in XML) to behavioural, synthesized specification in Verilog. As for future research, the use of other diagrams from UML is going to be investigated.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 508-510
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Xilinx Virtex-4 jako platforma rozwojowa jednostek centralnych PLC
    Xilinx Virtex-4 - based PLC CPUs development platform
    Autorzy:
    Chmiel, M.
    Mocha, J.
    Hrynkiewicz, E.
    Powiązania:
    https://bibliotekanauki.pl/articles/156701.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    programowalny sterownik logiczny PLC
    jednostka centralna
    przetwarzanie współbieżne
    układy programowalne
    FPGA
    programmable logic controller (PLC)
    central processing unit
    concurrent operation
    FPGA-field programmable gate array
    Opis:
    Artykuł prezentuje koncepcję platformy sprzętowo-programowej umożliwiającej testowanie różnych rozwiązań konstrukcyjnych jednostek centralnych sterowników programowalnych. Platforma do testowania jednostek bazuje na układzie FPGA Virtex-4 oraz opracowanym dedykowanym oprogramowaniu narzędziowym, umożliwiającym testowanie oraz badania właściwości opracowywanych jednostek. Przedstawiono wybrane dwuprocesorowe bitowo-bajtowe jednostki spotykane w literaturze, zorientowane na maksymalnie efektywne wykorzystanie obydwu procesorów. Szczególną uwagę zwrócono na szybkość wykonywania programu sterowania oraz funkcjonalność jednostki.
    To develop fast central processing units (CPUs) of programmable logic controllers (PLC) one can employ the architecture with two processors: a bit and a byte processor. The bit processor shall be responsible for processing the bit variables, while the byte processor shall be meant to deal with the byte (word) variables [1, 2, 3, 4, 5, 6]. In case of the double-processor architecture it is extremely important to synchronize operation of data exchange between the processors. The literature references report various synchronization methods [9, 10, 11, 12] that are described in Section 3. Sections 4 and 5 outline the combined hardware and software platform intended to enable testing and comparison between various architectures of CPUs. The presented solution employs a programmable FPGA module from the Virtex-4 family [7, 8], that are described in Section 2. The newly developed software enables compilation of application programs dedicated for the presented architecture. To develop programs for the presented solution the authors used the assembler-type programming language very similar to STL language that is normally applicable to STL controllers from Siemens [13, 14]. The software developed for PC computers make it possible to define new instructions for processors both on hardware and software levels (Fig. 1). The presented solution takes advantage of components that are typical for FPGA modules, such as BockRAM memory units (Fig. 2). The presented platforms enable further research and development efforts intended to design fast CPUs for programmable logic controllers.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 55-57
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-7 z 7

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies