Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "układ reprogramowalny FPGA" wg kryterium: Temat


Wyświetlanie 1-1 z 1
Tytuł:
Sprzętowa realizacja procesu dekompozycji lingwistycznej bazy wiedzy systemu wnioskowania przybliżonego
Hardware Implementation of the Knowledge Base Linguistic Decomposition of the Fuzzy Inference System
Autorzy:
Wyrwoł, B.
Powiązania:
https://bibliotekanauki.pl/articles/155723.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
funkcja przynależności
reguła rozmyta
baza wiedzy
wnioskowanie przybliżone
dekompozycja relacyjna
dekompozycja lingwistyczna
układ reprogramowalny FPGA
membership function
fuzzy rule
fuzzy relation
knowledge base
fuzzy inference
relational decomposition
linguistic decomposition
FPGA
Opis:
Metoda dekompozycji relacji rozmytych M. M. Gupty pozwala ograniczyć nakłady sprzętowe niezbędne w realizacji układowej systemów relacyjnych, jednak charakteryzuje się wysokim nakładem obliczeniowym. Tę niekorzystną własność można wyeliminować poprzez rozszerzenie metody podstawowej na płaszczyznę lingwistyczną. Podejście to pozwala wykorzystać uzyskane wyniki w realizacji zarówno systemów regułowych, relacyjnych, jak i mieszanych. W pracy przedstawiono sprzętowy modułu realizujący proces dekompozycji lingwistycznej bazy wiedzy zaimplementowany w systemie wnioskowania przybliżonego FPGA-FIS.
The hardware cost of the FATI relational fuzzy inference system can be reduced using M. M. Gupta's decomposition technique. It is based at projection operation defined for fuzzy relation. A lot of time is required to compute a global relation and a large memory to store it. In the paper has been proposed a modified M. M. Gupta's decomposition method expanded on linguistic level. It allows reducing hardware cost of the implementation of the FITA or FITA/FATI fuzzy inference systems. It can be implemented as a hardware unit in an FPGA structure to decrease an initialization time of the FPGA-FIS system.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 33-35
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-1 z 1

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies