Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "układ analogowy" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-11 z 11
    Tytuł:
    Diagnostyka analogowych filtrów wielosekcyjnych oparta na klasyfikatorach neuronowych z dwucentrowymi funkcjami bazowymi
    Fault diagnosis of analog multi-stage filters based on two-center basis function neural classifiers
    Autorzy:
    Kowalewski, M.
    Czaja, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/156722.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    klasyfikator neuronowy
    mikrokontroler
    układ analogowy
    neural classifier
    microcontroller
    analog circuit
    Opis:
    Przedmiotem artykułu jest zastosowanie klasyfikatora z dwucentrowymi funkcjami bazowymi do lokalizacji uszkodzeń w wielosekcyjnych torach analogowych elektronicznych systemów wbudowanych sterowanych mikrokontrolerem. Przedstawiono szczegóły procedury pomiarowej oraz metody detekcji i lokalizacji uszkodzeń toru analogowego z wykorzystaniem klasyfikatora DB zaimplementowanego w postaci algorytmicznej w kodzie programu mikrokontrolera. Omówiono konstrukcję klasyfikatora DB oraz metodę wyznaczania jego parametrów na przykładzie wielosekcyjnego toru analogowego złożonego z trzech filtrów dolnoprzepustowych 2-go rzędu o strukturze Sallena-Keya.
    The aim of the paper is usage of a classifier with Two-Center Basis Functions for localization of faults in multi-stage filters implemented in electronic embedded systems controlled with microcontrollers. The main idea of self-testing approach is development of a BIST with a set of analog switches located between individual stages of a tested filter. Thanks to multiplexers used in general purpose input/output lines in microcontrollers, a single line can be the output of an excitation signal (eg. a square impulse) or the input of a measured signal applied to an analog-to-digital converter through the analog multiplexer. Details of the measurement procedure as well methods of detection and localization of faults in analog circuits with use of the TCBF classifier implemented in the microcontroller program code are discussed. The construction and a method of obtaining parameters of the TCBF classifier on an exemplary filter consisting of three 2nd order low-pass filters based on the Sallen-Key topology are presented.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 9, 9; 733-736
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Small-Signal Parameters of the VeSFET and Its Application in Analog Circuits
    Autorzy:
    Kasprowicz, D.
    Swacha, B
    Powiązania:
    https://bibliotekanauki.pl/articles/397889.pdf
    Data publikacji:
    2013
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    VeSFET
    VeSTIC
    OTA
    układ analogowy
    analog circuit
    dual-gate device
    independent gates
    Opis:
    The Vertical Slit-based Field-Effect Transistor (VeSFET) is a novel junctionless device with two identical, independently controlled gates. The VeSFET, so far prototyped only as single-device test structures, has been considered in the literature exclusively as a component of digital systems. This article shows that the device’s properties make it attractive also for the analog designer. Some of the VeSFET’s analog-design related parameters are compared with those of the MOSFET of the corresponding technology node. Subsequently, a two-stage Miller operational transconductance amplifier (OTA) is proposed that makes use of the VeSFET’s two independently-controlled gates to drastically reduce the common-mode gain. An example application of the OTA in a current mirror is also presented.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2013, 4, 2; 79-86
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Automated DCT layout generation using ample language
    Automatyczna generacja layoutu układu DCT przy pomocy języka AMPLE
    Autorzy:
    Handkiewicz, A.
    Śniatała, P.
    Pałaszyński, G.
    Szczęsny, Sz.
    Katarzyński, P.
    Melosik, M.
    Naumowicz, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/389803.pdf
    Data publikacji:
    2010
    Wydawca:
    Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
    Tematy:
    AMPLE
    layout
    dyskretna transformata kosinusowa
    zwierciadło prądowe
    układ analogowy
    discrete cosine transform
    current mirror
    analog circuit
    Opis:
    Designing SI circuits layouts is a demanding task. The process is very time consuming and there is a high risk of making mistakes. It would be much easier if there were a CAD tool doing part of the job for ourselves. This is the place where a possible solution comes in – the AMPLE script language in the ICStation environment. AMPLE is a script language that can be used to generate layouts. Apart form making a layout faster the AMPLE generator enables parametrisation of SI devices and can also be technology-independent. It provides a way for automating and speeding up the process of designing a layout. This paper presents a DCT layout generator which takes advantage of the AMPLE language and offers parametrisation that can make the design process independent from the technology used.
    Projektowanie layoutów układów SI nie jest zadaniem łatwym. Proces ten wymaga dużych nakładów czasu, istnieje ogromne ryzyko popełnienia pomyłki przez projektanta, a projektowane układy są zależne od technologii, co wymusza ich całkowitą przebudowę w sytuacji zmiany technologii na nowszą. Zadanie to byłoby dużo prostsze, gdyby istniały narzędzia CAD automatyzujące proces projektowania. W obszarze tym możliwe jest wykorzystanie zaproponowanego w artykule rozwiązania – użycie skryptowego języka AMPLE dostępnego w środowisku ICStation. Oprócz możliwości szybszego zaprojektowania prototypu, generator stworzony przy pomocy języka AMPLE umożliwia parametryzację projektowanych urządzeń SI, które stają się niezależne od technologii. Stanowi to daleko idące udoskonalenie procesu projektowania układów scalonych wykonanych w technice SI. Niniejszy artykuł opisuje zaproponowaną metodę automatycznego generowania layoutów przedstawiając jako przykład kolejne etapy realizacji układu DCT.
    Źródło:
    Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy; 2010, 13; 5-14
    1899-0088
    Pojawia się w:
    Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Diagnostyka analogowych filtrów wielosekcyjnych oparta na magistrali testującej IEEE1149.1
    A fault diagnosis of multi-section filters based on the IEEE1149.1 test bus
    Autorzy:
    Czaja, Z.
    Bartosiński, B.
    Powiązania:
    https://bibliotekanauki.pl/articles/152339.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    magistrala IEEE1149.1
    diagnostyka uszkodzeń
    mikrokontroler
    układ analogowy
    IEEE1149.1 test bus
    microcontroller
    fault diagnosis
    analog circuit
    Opis:
    Przedstawiono nową koncepcję testera JTAG BIST do samo-testowania torów analogowych opartych na wielosekcyjnych filtrach wyższego rzędu w mieszanych sygnałowo mikrosystemach elektronicznych sterowanych mikrokontrolerami i wyposażonych w magistralę testującą IEEE1149.1 (JTAG). Bazuje ona na metodzie diagnostycznej opartej na przekształceniu transformującym próbki odpowiedzi czasowych kolejnych sekcji filtra pobudzonego impulsem prostokątnym na krzywe identyfikacyjne w przestrzeni pomiarowej. Metoda ta pozwala na detekcję i lokalizację pojedynczych uszkodzeń parametrycznych w pierwszej w kolejności uszkodzonej sekcji filtra.
    A new solution of the JTAG BIST for self-testing of analog parts based on multi-section higher-order filters in mixed-signal electronic microsystems controlled by microcontrollers and equipped with the IEEE1149.1 bus is presented. It is based on a fault diagnosis method based on transformation of voltage samples of the time responses of the next section of the filter on a square impulse into identification curves placed in a measurement space. The method can be used for fault detection and single soft fault localization of the first faulty section of the filter. Thanks to use of the proposed fault diagnosis method, there is no need for expanding the JTAG BIST by any additional components. It follows from the fact that the square pulse stimulating the tested circuit is set only at the input of the first section of the filter. The ADC SCANSTA476 samples two times the time responses at outputs of all sections. Thanks to this, the JTAG BIST needs only one pin of the BCT8244A, and up to 8 inputs pins connected to the analog multiplexer of the ADC of the SCANSTA476.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 9, 9; 745-748
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Problem tolerancji w testowaniu elektronicznych układów w pełni różnicowych
    Tolerance problem in testing of fully differential electronic circuits
    Autorzy:
    Toczek, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/327522.pdf
    Data publikacji:
    2008
    Wydawca:
    Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
    Tematy:
    układ analogowy
    testowanie
    układy w pełni różnicowe
    model probabilistyczny testu
    ocena ryzyka
    analog circuit testing
    fully differential circuits
    probabilistic model for test
    risk evaluation
    Opis:
    Rozrzuty tolerancyjne silnie wpływają na proces decyzyjny, oparty na testowaniu w pełni różnicowych układów elektronicznych metodą zorientowaną na uszkodzenia. Skutkiem tolerancji są napięcia rezidualne w nieuszkodzonym układzie testowanym, oraz niepewność progu komparacji w układzie testującym. W rezultacie pojawia się ryzyko błędnej diagnozy. W artykule dokonano syntezy probabilistycznego modelu odpowiedzi układu testowanego i zastosowano go, w połączeniu z uogólnionym modelem pomiaru, do oceny ryzyka błędnej decyzji diagnostycznej z punktu widzenia użytkownika i producenta układu testowanego.
    Tolerance deviations strongly affect the test-based decisional process. In the fault-oriented testing of fully differential electronic circuits tolerances cause the residual voltages in the fault-free circuit under test and uncertainty of the threshold in the testing circuit. As the result, risk of taking the wrong decision appears. In the paper, a probabilistic model for responses of circuit under test is developed and applied together with a general probabilistic model of the measurement process for the consumer's and producer's risks assessment.
    Źródło:
    Diagnostyka; 2008, 1(45); 127-130
    1641-6414
    2449-5220
    Pojawia się w:
    Diagnostyka
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wejściowo-wyjściowa metoda detekcji uszkodzeń w elektronicznych układach analogowych uwzględniająca tolerancje elementów
    An input-output fault detection method of analog electronic circuits taking into consideration tolerances of elements
    Autorzy:
    Czaja, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/328736.pdf
    Data publikacji:
    2004
    Wydawca:
    Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
    Tematy:
    detekcja uszkodzeń
    lokalizacja uszkodzeń
    analogowy układ elektroniczny
    fault detection
    fault localization
    analog electronic circuits
    Opis:
    W artykule przedstawiono nowe podejście detekcji i lokalizacji uszkodzeń w elektronicznych układach analogowych z uwzględnieniem tolerancji elementów. Składa się ono z dwóch etapów. W pierwszym etapie tworzony jest słownik uszkodzeń składający się z opisu elipsy aproksymującej obszar nominalny reprezentujący brak uszkodzeń i współczynników określających szerokość pasów lokalizacyjnych. Zaprezentowano nowy algorytm tworzenia takiej elipsy i algorytm wyznaczania szerokości pasa lokalizacyjnego. W drugim etapie omówiono algorytm detekcji i lokalizacji uszkodzeń.
    In the paper a new approach of fault detection and localisation of analog electronic circuits taking into consideration tolerances of elements is described. It consists of two stages. In the first stage a fault dictionary consisting of description of an ellipse, which approximates a nominal area representing a fault-free circuit, and coefficients defining widths of localisation bells are created. A new algorithm of generation of the ellipse and the algorithm of determination of the width of localisation bell are presented. In the second stage the algorithm of fault detection and localisation is described.
    Źródło:
    Diagnostyka; 2004, 30, T. 1; 119-122
    1641-6414
    2449-5220
    Pojawia się w:
    Diagnostyka
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Przetwornica Buck sterowana metodą napięciową - dobór transmitancji analogowego układu sterowania
    Autorzy:
    Kaczmarek, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/118572.pdf
    Data publikacji:
    2016
    Wydawca:
    Politechnika Koszalińska. Wydawnictwo Uczelniane
    Tematy:
    Buck
    metoda napięciowa
    obciążenie przetwornicy
    analogowy układ sterowania
    sprzężenie zwrotne
    voltage mode
    load converter
    analog control circuit
    feedback
    Opis:
    W pracy przedstawiono sposób kształtowania analogowej transmitancji układu sterowania HS dla przetwornicy Buck sterowanej metodą napięciową w trybie CCM (Continuous Conduction Mode). Proponowany sposób kształtowania transmitancji HS zapewnia skuteczne tłumienie wpływu zmiany obciążenia przetwornicy na napięcie wyjściowe przetwornicy. Dobór parametrów transmitancji HS oraz badanie stabilności układu z zamkniętą pętlą sprzężenia zwrotnego przeprowadzono w dziedzinie częstotliwości za pomocą wykresów Bodego. Na wybranych przykładach pokazano wpływ rozmieszczenia zer i biegunów funkcji transmitancji HS na pracę przetwornicy.
    The article presents a method of shaping the transfer function HS of the analog control circuit for Buck converter in voltage control mode. Buck converter is operating in continuous conduction mode. The proposed method of shaping HS provides an effective damping of load changes to the output voltage of the Buck converter. Parameters of HS transmittance were chosen in frequency domain using Bode diagrams. Stability of close loop system was tested by using Bode diagrams of open loop transmittance.
    Źródło:
    Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej; 2016, 10; 95-118
    1897-7421
    Pojawia się w:
    Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Low-noise micro-power chopper amplifier for MEMS gas sensor
    Autorzy:
    Nebhen, J.
    Meillere, S.
    Masmoudi, M.
    Seguin, J.-L.
    Barthelemy, H.
    Aguir, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/397694.pdf
    Data publikacji:
    2011
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    czujnik gazu
    niskie szumy
    analogowy układ scalony
    gas sensor
    low-noise
    low-power
    chopper modulation
    analog integrated circuits
    Opis:
    In this paper, a low-noise, low-power and low voltage Chopper Stabilized CMOS Amplifier (CHS-A) is presented and simulated using transistor model parameters of the AMS 0.35 μm CMOS process. This CHS-A is dedicated to high resistive gas sensor detection. The proposed CHS-A using Chopper Stabilization technique (CHS) exhibits an equivalent input referred noise of only 0.194 nV/√Hz for a chopping frequency of 210 kHz under ۫.25 V supply voltage and 26.5 dB voltage gain. The inband PSRR is above 90 and the CMRK exceeds 120 dB. At the same simulation condition, the total power consumption is 5 μW only.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2011, 2, 4; 146-155
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Co-design of a low-power RF receiver and piezoelectric energy harvesting power supply for a Wireless Sensor Node
    Autorzy:
    Mancelos, N
    Correia, J
    Oliveira, J. P.
    Oliveira, L. B.
    Powiązania:
    https://bibliotekanauki.pl/articles/398018.pdf
    Data publikacji:
    2014
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    CMOS RF analog front-end
    low-voltage wideband balun LNA
    passive mixer
    piezoelectric energy harvesting
    active full bridge rectifier
    LDO regulator
    układ analogowy CMOS
    balun szerokopasmowy
    mikser pasywny
    energia piezoelektryczna
    prostownik aktywny
    prostownik mostkowy
    regulator LDO
    Opis:
    A low-voltage RF CMOS receiver front-end and an energy harvesting power circuit for a piezoelectric source are presented as a co-designed solution for a Wireless Sensor Node. A MOSFET-only Wideband balun LNA with noise cancelling and a 0.6 V supply voltage is designed in conjunction with a passive mixer. The passive mixer operates in current mode, allowing a minimal introduction of voltage noise and a good linearity. The receiver front-end reaches a total voltage conversion gain of 31 dB, a 0.1-5.2 GHZ bandwidth, an IIP3 value of -1.35 dBm, and a noise figure inferior to 9 dB. The total power consumption is 1.95 mW. The energy harvesting power circuit consists of an active full bridge cross-coupled rectifier followed by a low-dropout (LDO) regulator, and it is able to guarantee a power output of 6 mW with a regulated output voltage of 0.6 V, for typical vibration patterns.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2014, 5, 4; 136-143
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Evolutionary optimization of Sigma-Delta modulated analog stimulus
    Autorzy:
    Golonek, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/397702.pdf
    Data publikacji:
    2015
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    analog electronic circuits testing
    evolutionary optimization
    sigma-delta modulation
    pulse density modulation
    analogowy układ elektroniczny
    optymalizacja ewolucyjna
    modulacja sigma-delta
    modulacja gęstości impulsów
    Opis:
    This paper proposes the evolutionary technique of the stimulus signal optimization for the analog electronic circuit testing purpose. The obtained signal is coded with Sigma-Delta modulation usage that allows to generate it easily by simple microcontrollers without the necessity of expensive D/A peripherals applying. The signal with the controlled impulses density may be obtained on the external output terminal of the typical timer and finally, it defines the analog signal that can be reconstructed after low pass filtering.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2015, 6, 4; 130-135
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analiza rozwiązań układowych zmniejszających rezystancję przewodzenia w przełącznikach analogowych
    Analysis of circuit solutions decreasing on-resistance in analog switches
    Autorzy:
    Szcześniak, A.
    Myczuda, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/157302.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    przełącznik analogowy
    układ przełączający
    rezystancja przewodzenia
    zmniejszenie rezystancji
    symulacja przełączników analogowych
    analog switch
    switching circuit
    on-resistance
    decrease of resistance
    simulation of analog switches
    Opis:
    W artykule przedstawiono rozwiązania układowe pozwalające na zmniejszenie rezystancji przewodzenia przełączników analogowych. Przeprowadzono symulację trzech rozwiązań układów przełączających analizując ich właściwości. Określono podstawowe parametry oraz zbadano stabilność tych układów. Dla ulepszonego układu przełączającego ze sprzężeniem zwrotnym przeprowadzono analizę matematyczną, uwzględniając pojemności pasożytnicze przełącznika i wzmacniacza operacyjnego.
    This paper presents a new circuit design enabling the decrease in on-resistance of analog switches. The simulation of three switching circuit solutions was performed when analysing their properties. Basic parameters were determined and the stability of these circuits was tested. The mathematical analysis (taking into account parasitic capacitances of the analog switch and operational amplifier) was carried out for the improved switching circuit with feedback. It was found that the improved switching circuit with feedback (Fig.3) has the highest parameters in comparison with other switching circuits on transistors and operational amplifiers: resistance of the switching circuit in closed state is lower than 0.02 - switching-on time of the switching circuit is practically equal to that of a single analog switcher used in switching circuits. The proposed mathematical model reflects properly the real switching circuit, which was confirmed by the closeness of the results obtained from the model analysis and the real model simulation.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 3, 3; 269-273
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-11 z 11

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies