Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "tiling" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-10 z 10
    Tytuł:
    Use of the tiling method inside synchronization of free slices of code in OpenMP standard in order to achieve speedup enhancement
    Zwiększanie przyspieszenia aplikacji równoległych przy użyciu metody podziału na bloki, wewnątrz części kodu wolnych od synchronizacji
    Autorzy:
    Gozdalik, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/157478.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    OpenMP
    programowanie równoległe
    tiling
    shared memory programming
    Opis:
    In last few years, there were discovered many methods aiming at enhancing the speedup of parallel programs. In this paper three methods are tested according to a speedup parameter enhancement. These methods are: the tiling, the slicing, and the tiling inside slicing. In Sections 3, 4, and 5 the theoretical basis for chosen transformation are described. Algorithms of transformation processes as operations on a polyhedral model are presented. The problems of transformation costs are also discussed. For experimental studies a UTDSP benchmark was used. From each section, one representative sample was chosen. The results were also examined against a data locality. This aspect of chosen transformation methods was examined as well.
    W artykule przedstawiono problem doboru metody transformacji pętli celem uzyskania możliwie maksymalnego przyspieszenia. Do badań wybrano benchmark UTDSP z uniwersytetu w Toronto. Z każdej sekcji benchmarku wybrano reprezentanta, który poddany został transformacjom tiling, slicing oraz transformacji tiling wewnątrz slicingu. W pierwszym rozdziale przedstawiony został wstęp do transformacji pętli. Rozdział drugi zawiera informacje teoretyczne na temat modelu polihedronu jako formy reprezentacji pętli, na której przeprowadzane są transformacje, a wynikowy model jest bazą do generowania kodu źródłowego. Kolejne rozdziały przedstawiają opis teoretyczny transformacji tiling oraz slicing. Przedstawiono w nich algorytm tworzenia tych transformacji wraz z przekształceniami matematycznymi, opisującymi transformacje na modelu polihedronu. W końcowej części pracy badano wpływ wybranych transformacji na przyspieszenie programów. Wyniki badań przedstawione zostały w formie zagregowanych wykresów przyspieszeń poszczególnych aplikacji.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 2, 2; 202-205
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Tiling arbitrarily nested loops by means of the transitive closure of dependence graphs
    Autorzy:
    Bielecki, W.
    Pałkowski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/331155.pdf
    Data publikacji:
    2016
    Wydawca:
    Uniwersytet Zielonogórski. Oficyna Wydawnicza
    Tematy:
    tiling
    transitive closure
    source-to-source compiler
    polyhedral model
    iteration space slicing
    domknięcie przechodnie
    kompilator
    model wielościenny
    Opis:
    A novel approach to generation of tiled code for arbitrarily nested loops is presented. It is derived via a combination of the polyhedral and iteration space slicing frameworks. Instead of program transformations represented by a set of affine functions, one for each statement, it uses the transitive closure of a loop nest dependence graph to carry out corrections of original rectangular tiles so that all dependences of the original loop nest are preserved under the lexicographic order of target tiles. Parallel tiled code can be generated on the basis of valid serial tiled code by means of applying affine transformations or transitive closure using on input an inter-tile dependence graph whose vertices are represented by target tiles while edges connect dependent target tiles. We demonstrate how a relation describing such a graph can be formed. The main merit of the presented approach in comparison with the well-known ones is that it does not require full permutability of loops to generate both serial and parallel tiled codes; this increases the scope of loop nests to be tiled.
    Źródło:
    International Journal of Applied Mathematics and Computer Science; 2016, 26, 4; 919-939
    1641-876X
    2083-8492
    Pojawia się w:
    International Journal of Applied Mathematics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Obliczeniowe szacowanie lokalności danych dla programów ANSI-C
    Estimation of data locality for ANSI-C source codes
    Autorzy:
    Kraska, K.
    Wierciński, T.
    Kamińska, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/155240.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    lokalność danych
    pamięć podręczna
    blokowanie
    kompilatory optymalizujące
    data locality
    cache memory
    tiling
    optimizing compilers
    Opis:
    Krytycznym czynnikiem warunkującym wydajność obliczeniową oprogramowania jest lokalność dostępu do danych. Dlatego oczekuje się od narzędzi kompilacji automatyzacji procesu przekształcenia nieoptymalnego kodu do postaci charakteryzującej się wysoką lokalnością danych. W artykule przedstawiono podejście pozwalające na oszacowanie lokalności danych programów na podstawie kodu źródłowego w języku ANSI-C. Omówiono wyniki przeprowadzonych badań eksperymentalnych oraz wskazano kierunki dalszych prac.
    Good data locality, comprehended as such placement of program data in memory that program data requested by the processor are available immediately on demand, is a critical software requirement for achieving high efficiency in data processing. One of the ways to achieve good data locality is to transform source codes at the compilation stage so as to improve their usage of the cache memory and, thus, fully benefit from the concept of memory hierarchy. Modern compilers are expected to carry out this kind of optimization automatically, by adopting relevant transformations. In order to select the transformation which is best for this purpose for a given source code, the compiler should be able to compare, from this point of view, the available transformations and indicate the one that produces a semantically identical code of the shortest execution time possible. The paper briefly describes Wolfe's method of esti-mating data locality based on calculations carried out directly on the source code under analysis, without any need to carry out time consuming compilation of the source code to its executable form and to collect memory access metrics at run time. The paper also presents in outline how the authors implemented in C++ a software module estimating data locality for ANSI-C source codes based on Wolfe's method. The paper discusses the results of adopting the proposed approach to some selected source codes and indicates directions of further works.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 951-953
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Obliczeniowe szacowanie czasu wykonania programu
    Estimation of program execution time
    Autorzy:
    Kamińska, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/157519.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    lokalność danych
    pamięć podręczna
    blokowanie
    data locality
    cache memory
    tiling
    Opis:
    Określenie czasu wykonywania programu poprzez jego uruchomienie nie zawsze jest możliwe w zagadnieniach praktycznych, przykładowo w kompilacji iteracyjnej, ze względu na duże wydłużenie czasu tworzenia oprogramowania. Jednakże w wielu sytuacjach nie ma potrzeby dokładnego określenia tego czasu; wystarczyłoby go oszacować. W niniejszym artykule przedstawiono propozycję sposobu obliczeniowego szacowania czasu wykonania programu w oparciu o samą postać jego kodu źródłowego i znane parametry środowiska sprzętowego.
    The program execution time is one of criteria which are taken into account during assessment of widely comprehended software quality. The general purpose is to make program execution time as short as possible. The program execution time depends on many, very different, factors. The most obvious of these are: the form of its source code and the hardware environment in which the program is executed. In practice, even a very minor change in the form of the source code of a program can result in a significant change in its execution time. The same effect can be caused by a slight change in the values of hardware parameters. Although the interpretation of program execution time as a quality assessment criterion is very simple, it is sometimes very difficult to precisely measure program execution and taking necessary measurements requires running the program. However, there is very often no need to know this time precisely; it would be sufficient to estimate it with some error which is known in advance. The paper presents - using the matrix multiplication problem for reference - a proposal of a method which can be used for estimating the execution time of a program, based only on its source code and a priori known hardware parameters. The idea of the proposed method is to elaborate a mathematical model combining statistical approach and the Wolfe's method for calculating data locality. The paper discusses the results of using the elaborated model on a control sample and indicates directions of further works.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 2, 2; 193-195
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Hardware-aware tiling optimization for multi-core systems
    Autorzy:
    Adamski, D.
    Jabłoński, G.
    Powiązania:
    https://bibliotekanauki.pl/articles/305250.pdf
    Data publikacji:
    2017
    Wydawca:
    Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
    Tematy:
    LLVM
    tiling
    data locality
    polyhedral model
    Opis:
    This paper presents a proposal for a new tool that improves tiling efficiency for a given hardware architecture. This article also describes the correlation between the changing hardware architecture and methods of software optimization. The first chapter includes a short description of the change in hardware architecture that has occurred over the past ten years. The second chapter provides an overview of the tools that will be used in further research. The subsequent sections contain a description of the proposed hardware-aware tool for optimal tiling.
    Źródło:
    Computer Science; 2017, 18 (2); 145-162
    1508-2806
    2300-7036
    Pojawia się w:
    Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Działalność naukowa Georgija Woronyja
    Scientific activity of Georgii Voronyi
    Autorzy:
    Iwachiw, O.
    Powiązania:
    https://bibliotekanauki.pl/articles/1203123.pdf
    Data publikacji:
    2017
    Wydawca:
    Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
    Tematy:
    diagramy Woronoja
    komórka Woronoja
    mozaika Woronoja
    płytki Woronoja
    geometria liczb
    teoria liczb
    Voronyi diagrams
    Voronyi cell
    Voronyi tiling
    Voronyi mosaic
    geometry of numbers
    number theory
    Opis:
    Georgii Voronyi (1868–1908) is one of the most famous scientists - mathematicians, who gave the "world science of Ukrainian soil". Still, his scientific achievements sparked the brilliance of ideas; he was recognized as one of the most brilliant talents in the field of number theory at the turn of the century. In his short life Georgii Voronyi has set out several new directions in contemporary number theory: analytic number theory, algebraic number theory, geometry of numbers, the real significance of his scientific achievements is now discovered in our day.
    Georgij Woronyj (po rosyjsku – Woronoj, 1868–1908) jest jednym z najbardziej znanych naukowców – matematyków, których dała "nauce światowej ziemia ukraińska". Jeszcze za życia jego osiągnięcia naukowe wywoływały zachwyt genialnością pomysłów, był uznany za jednego z najbłyskotliwszych talentów w dziedzinie teorii liczb na przełomie wieków ХІХ-ХХ. W ciągu swego krótkiego życia Georgij Woronyj zdążył wytyczyć kilka nowych kierunków we współczesnej teorii liczb: analityczną teorię liczb, algebraiczną teorią liczb, geometrię liczb, rzeczywiste znaczenie jego dorobku naukowego jest odkrywane obecnie, w naszych czasach.
    Źródło:
    Maszyny Elektryczne: zeszyty problemowe; 2017, 4, 116; 159-162
    0239-3646
    2084-5618
    Pojawia się w:
    Maszyny Elektryczne: zeszyty problemowe
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Dynamic tiling optimization for Polly compiler
    Autorzy:
    Adamski, D.
    Szydłowski, M.
    Jabłoński, G.
    Lasoń, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/397761.pdf
    Data publikacji:
    2017
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    tiling optimization
    compiler optimization
    Polly compiler
    LLVM
    optymalizacja kafelkowa
    optymalizacja kompilatora
    kompilator Polly
    Opis:
    This article presents dynamic tiling optimization for Polly compiler. It describes heuristic technique which can be applied to increase efficiency of tiling optimization. Proposed solution is based on open-source tools (LLVM and Polly compiler) and it proves that dynamic tiling optimization can be achieved by extraction code of tiled loop into seperate function. The compiler can generate multiple versions of the optimzed functions. Each of them is optimized by different tile size. The runtime decides during program’s execution which optimized version of the given function is the most appropriate.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2017, 8, 4; 150-154
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Dynamic tile free scheduling for code with acyclic inter-tile dependence graphs
    Autorzy:
    Bielecki, W.
    Skotnicki, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/305409.pdf
    Data publikacji:
    2017
    Wydawca:
    Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
    Tematy:
    optimizing compilers
    tiling
    task scheduling
    parallel computing
    dependence graph
    data locality
    Opis:
    Free scheduling is a task ordering technique under which instructions are executed as soon as their operands become available. Coarsening the grain of computations under the free schedule, by means of using groups of loop nest statement instances (tiles) in place of single statement instances, increases the locality of data accesses and reduces the number of synchronization events, and as a consequence improves program performance. The paper presents an approach for code generation that allows for the free schedule for tiles of arbitrarily nested affine loops at run-time. The scope of the applicability of the introduced algorithms is limited to tiled loop nests whose inter-tile dependence graphs are cycle-free. The approach is based on the polyhedral model. Results of experiments with the PolyBench benchmark suite, demonstrating significant tiled code speed-up, are discussed.
    Źródło:
    Computer Science; 2017, 18 (2); 195-216
    1508-2806
    2300-7036
    Pojawia się w:
    Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Distance coloring of the hexagonal lattice
    Autorzy:
    Jacko, Peter
    Jendrol', Stanislav
    Powiązania:
    https://bibliotekanauki.pl/articles/744329.pdf
    Data publikacji:
    2005
    Wydawca:
    Uniwersytet Zielonogórski. Wydział Matematyki, Informatyki i Ekonometrii
    Tematy:
    distance coloring
    distant chromatic number
    hexagonal lattice of the plane
    hexagonal tiling
    hexagonal grid
    radio channel frequency assignment
    Opis:
    Motivated by the frequency assignment problem we study the d-distant coloring of the vertices of an infinite plane hexagonal lattice H. Let d be a positive integer. A d-distant coloring of the lattice H is a coloring of the vertices of H such that each pair of vertices distance at most d apart have different colors. The d-distant chromatic number of H, denoted $χ_d(H)$, is the minimum number of colors needed for a d-distant coloring of H. We give the exact value of $χ_d(H)$ for any d odd and estimations for any d even.
    Źródło:
    Discussiones Mathematicae Graph Theory; 2005, 25, 1-2; 151-166
    2083-5892
    Pojawia się w:
    Discussiones Mathematicae Graph Theory
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Dependency between Tiles’ Sizes and Program Execution Time
    Autorzy:
    Sushko, S.
    Chemerys, O.
    Powiązania:
    https://bibliotekanauki.pl/articles/114282.pdf
    Data publikacji:
    2018
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    software optimization
    tiling
    parallelization
    tile size
    code transformation
    fast computation
    Opis:
    The paper is dedicated to the aspects of software optimization. Optimization problem is described. Tiling and parallelization methods were applied on the test applications. Several tests were performed to estimate influence of the tiles' sizes on the computational time. The obtained results show complicated dependency between tiles' sizes and processing time. Numerical characteristics of the obtained results and the corresponding pictures are presented.
    Źródło:
    Measurement Automation Monitoring; 2018, 64, 2; 28-30
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-10 z 10

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies