Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "system-level design" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-3 z 3
    Tytuł:
    System-level implementation of a partial pattern matching algorithm
    Implementacja algorytmu porównywania binarnych obrazów PPMA na poziomie systemowym
    Autorzy:
    Frejlichowski, D.
    Dziurzański, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/155574.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    rozpoznawanie obrazów
    deskryptory kształtu
    SystemC
    projektowanie na poziomie systemowym
    pattern recognition
    shape descriptors
    system-level design
    Opis:
    In this paper, we describe Partial Point Matching Algorithm (PPMA) for binary images matching and provide some information about a developed SystemC system-level hardware implementation model. We present some data obtained from a cycle accurate simulator taking into account computation and routing delays of a target FPGA chip and compare it with its software counterparts.
    W artykule opisano algorytm częściowego dopasowywania z użyciem punktów do porównywania obrazów binarnych i przedstawiono opracowany model na poziomie systemowym w języku SystemC. Zaprezentowano dane otrzymane z symulatora pracującego na poziomie dokładności co do cyklu zegarowego, biorącego pod uwagę opóźnienia bramek i rutingu, oraz porównano go z jego programowym odpowiednikiem.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 128-130
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Multitask real-time architecture supporting predictable management and memory system
    Zarządzanie oraz organizacja systemu pamięci wielozadaniowej przewidywalnej czasowo struktury czasu rzeczywistego
    Autorzy:
    Golly, Ł.
    Powiązania:
    https://bibliotekanauki.pl/articles/152228.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    precision time model
    pipeline interleave
    system-level design
    simulation and modeling
    real-time electronic embedded systems
    precyzyjne modele czasowe
    przeplot wątków
    projektowanie systemowe
    symulacja i modelowanie
    elektroniczne systemy wbudowane czasu rzeczywistego
    Opis:
    The paper presents an extension of interleave pipeline PRET architecture. The main emphasize is made on obtaining deterministic, time predicable data and a program memory system which cooperates with the pipeline processor. The idea is to pass control of all IO operations to a special unit called MACU (Memory Access Control Unit). Thread State Controller (TSC), Dynamic Interleave Controller (DIC) and MACU together with a pipeline processor are proposed, to deliver microarchitecture details, which deal with a number of hardware threads working in the system. The paper also discusses several arbitration policies in MACU and DIC. A few experiments are performed to show benefits of the proposed methodology.
    Praca porusza tematykę przewidywalności czasowej systemów elektronicznych. Problem ten był obiektem badań różnych grup badaczy. Zdaniem autora największym osiągnięciem było przedstawienie architektury potokowej z przeplotem wątków sprzętowych. Główną cechą tego podejścia było usunięcie zjawiska hazardu danych i sterowania. Autor niniejszej pracy zwraca uwagę na kwestie wypracowania schematu zarządzania wielozadaniową architekturą przewidywalną czasowo oraz przewidywalnego czasowo systemu pamięci (pkt. nr 3). Pierwsza kwestia została rozwiązana dzięki zastosowaniu kontrolera kontekstu potoku (pkt. nr 4). Identyfikatory, pamięć stanów wątków (rys. 1), specjalne kolejki do przechowywania identyfikatorów (rys. nr 2) i danych (rys. nr 4) umożliwiły efektywne zarządzanie wątkami sprzętowymi. Zmiana kontekstu potoku (punkt nr 4., rys. 3 oraz 4) następuje, gdy wątek wykonuje rozkaz operacji z pamięcią (rys. nr 5). Dzięki temu podczas wykonywania operacji wejścia/wyjścia, inny wątek będzie mógł realizować swój program. Takie podejście pozwala na ukrycie detali związanych z dostępem do pamięci głównej (implementacja w module MACU) oraz zwiększenie wydajności systemu (pkt. nr 7.). Przedyskutowano także różne schematy arbitrażu przy wprowadzaniu wątków do potoku (algorytmy zaimplementowane w DIC) oraz dostępu do pamięci (algorytmy zaimplementowane w MACU) (pkt. nr 6). Wysunięte tezy potwierdzono wynikami eksperymentalnymi (pkt. nr 6).
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 6, 6; 346-349
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A new methodology for designing and development of complex systems for high energy physics
    Autorzy:
    Makowski, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/397800.pdf
    Data publikacji:
    2016
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    design methodology
    high energy physics
    large scale systems
    electronic systems
    AdvancedTCA
    MicroTCA
    reliability
    availability
    serviceability
    low level radio frequency control system
    image acquisition system
    metodologia projektowania
    fizyka wysokich energii
    systemy wielkiej skali
    układy elektroniczne
    Advanced Telecommunications Computing Architecture
    Micro Telecommunications Computing Architecture
    niezawodność
    gotowość
    podatność obsługowa
    radioelektroniczny niskopoziomowy system sterowania
    akwizycja obrazów
    Opis:
    The paper describes a new methodology that allows to design scalable complex control and data acquisition systems taking into consideration the additional, non-functional requirements of High-Energy Physics (HEP). Electronic systems applied in HEP often operate in difficult conditions. Access to such devices is difficult or even impossible. The HEP systems require high availability, serviceability and upgradeability. The operating conditions of these systems are even more difficult than for telecommunication devices. Therefore, a different methodology should be applied than for classical telecommunication systems, when designing electronics used in high-energy physics applications. Electronic systems also need a suitable hardware platform that not only assures high availability, simplifies maintenance and servicing but also allows to use mixed analogue-digital signals. The author made an attempt to develop a new methodology suitable for designing of complex data acquisition and control systems of HEP. The Low Level RF (LLRF) system of European Free Electron Laser (EXFEL) and Image Acquisition System (IAS) prototype developed for International Thermonuclear Experimental Reactor (ITER) tokamak are presented as examples of complex electronic systems that were designed according to the proposed methodology.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2016, 7, 4; 123-132
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-3 z 3

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies