Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "standard cell" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-4 z 4
    Tytuł:
    Szacowanie niepewności przy kalibracji ogniw wzorcowych w Centralnym Wojskowym Ośrodku Metrologii
    Uncertainty estimation of standard cells calibration at the Primary Standards Laboratory
    Autorzy:
    Woźniak, E.
    Powiązania:
    https://bibliotekanauki.pl/articles/209171.pdf
    Data publikacji:
    2008
    Wydawca:
    Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
    Tematy:
    ogniwo wzorcowe
    metoda różnicowa
    kalibracja
    niepewność
    standard cell
    differential method
    calibration
    uncertainty
    Opis:
    W artykule zaprezentowano procedurę szacowania niepewności wyznaczania wartości siły elektromotorycznej ogniw wzorcowych nietermostatowanych metodą różnicową w laboratorium elektrycznym Centralnego Wojskowego Ośrodka Metrologii. Prezentowany przykład dotyczy szczególnego przypadku szacowania niepewności, w którym składniki niepewności oszacowane metodami statystycznymi (typu A) mają znaczne udziały w złożonej niepewności standardowej.
    The procedure for uncertainty evaluation of standard cells calibration at the Primary Standards Laboratory is presented in the article. The example concerns a particular case where uncertainty contributions, evaluated statistically (type A), are quite meaningful in the uncertainty budget.
    Źródło:
    Biuletyn Wojskowej Akademii Technicznej; 2008, 57, 2; 339-353
    1234-5865
    Pojawia się w:
    Biuletyn Wojskowej Akademii Technicznej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Designing Method of Compact n-to-2ⁿ Decoders
    Autorzy:
    Brzozowski, I.
    Zachara, Ł.
    Kos, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/226116.pdf
    Data publikacji:
    2013
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    decoder
    address decoder
    standard cell
    layouts design
    CMOS technology
    power dissipation
    power consumption
    delay
    Opis:
    What decoder is, everyone knows. The paper presents fast and efficient method of layouts design of n-to-2ⁿ -lines decoders. Two scenarios of layout arrangement are proposed and described. Based on a few building blocks only, especially prepared, and appropriate procedure of their placement, a decoder of any size can be build. Layouts of all needed fundamental blocks were designed in CMOS technology, as standard library. Moreover, some important parameters, such area, power dissipation and delay, were assessed and compared for decoders designed with proposed method and traditional. Power consumption were considered under extended model, which takes into account changes of input vectors, not only switching activity factor. All designs were done in UMC 180 CMOS technology.
    Źródło:
    International Journal of Electronics and Telecommunications; 2013, 59, 4; 405-413
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Experimental evaluation of dynamic properties of the four electrode reference conductivity cells
    Autorzy:
    Mikhal, A. A.
    Warsza, Z. L.
    Gavrylkin, V. G.
    Powiązania:
    https://bibliotekanauki.pl/articles/114164.pdf
    Data publikacji:
    2015
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    primary conductivity standard
    cell dynamics
    uncertainty
    Opis:
    Dynamic properties of the four-electrode cell with conducting liquid inside are described in the paper. The cell is used as a sensor of the electrolytic conductivity (EC) in the national Ukrainian standard. Electrical model and physical model for the temperature changes of this sensor are presented. To avoid additional measurement errors the stable state in desired temperature should be obtain. To obtain values of parameters describing the dynamic process of EC cell for temperature changes the experimental way was chosen. Installation and measurement procedure is presented. It is found that temperature transition process in the EC cell can be modeled by the first order differential equation and depends mainly on two cell tubes. For establishing the cell temperature within an error less then 0.002ºC time 36 min is needed.
    Źródło:
    Measurement Automation Monitoring; 2015, 61, 10; 456-459
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Using standard hardware accelerators to decrease computation times in scientific applications
    Użycie standardowych akceleratorów sprzętowych do skrócenia czasu obliczeń naukowych
    Autorzy:
    Kuna, D.
    Jamro, E.
    Russek, P.
    Wiatr, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/305599.pdf
    Data publikacji:
    2009
    Wydawca:
    Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
    Tematy:
    procesory ogólnego przeznaczenia
    standardowe akceleratory
    akceleratory obliczeń
    architektury dedykowane
    GPGPU
    Cell
    ClearSpeed
    general-purpose processors
    standard accelerators
    computation accelerators
    dedicated architectures
    custom computing
    CPGPU
    Opis:
    Nowadays, general-purpose processors are being used in scientific computing. However, when high computational throughput is needed, it’s worth to think it over if dedicated hardware solutions would be more efficient, either in terms of performance (or performance to price ratio), or in terms of power efficiency, or both. This paper describes them briefly and compares to contemporary general-purpose processors’ architecture.
    Współczesnie w obliczeniach naukowych stosuje sie procesory ogólnego przeznaczenia. Gdy potrzebna jest duża przepustowość obliczeniowa, warto zastanowić się, czy dedykowane rozwiązania sprzętowe nie okazałyby się efektywniejsze pod względem wydajności (lub stosunku wydajności do ceny), zużycia energii bądź obu czynników jednocześnie. Artykuł opisuje pobieżnie dedykowane rozwiązania sprzętowe i porównuje ze współczesnymi architekturami procesorów ogólnego przeznaczenia.
    Źródło:
    Computer Science; 2009, 10; 65-74
    1508-2806
    2300-7036
    Pojawia się w:
    Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-4 z 4

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies