Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "single loop detector" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-2 z 2
    Tytuł:
    Przegląd metod estymacji indywidualnej prędkości pojazdu na podstawie profilu magnetycznego. Nowe kierunki badań
    A review of methods for individual vehicle speed estimation based on magnetic signature. New ways of investigations
    Autorzy:
    Mielczarek, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/157818.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    pętla indukcyjna
    estymator
    LSE
    traffic-1
    single loop detector
    speed estimation
    traffic measurement
    Opis:
    Dotychczas stosowane metody estymacji prędkości pojazdów przy użyciu pętli indukcyjnych podzielić można na dwie grupy: pierwszą z nich jest estymacja prędkości kolumny pojazdów, drugą zaś estymacja indywidualnej prędkości pojazdu. W pracy porównano pięć znanych metod estymacji indywidualnej prędkości pojazdu. Zaproponowano dwie nowe metody wyznaczania współczynnika SR jako wielkości proporcjonalnej do prędkości pojazdu. Autor zaprezentował również nowe metody estymacji indywidualnej prędkości pojazdu: metodę mediany i najmniejszych kwadratów, oraz metodę mediany i interpolacji liniowej.
    Travel time is one of the most important parameter describing traffic. This parameter is closely related to the vehicle speed. Methods of vehicle speed estimation can be divided into two groups: estimation of car volume speed and estimation of individual car speed. In this paper there are compared five known methods. Two areas of investigations are proposed. Two new methods for determining the SR (as a value proportional to the vehicle speed) coefficient are proposed. The first one is modification of the DSL method, in which the least-square method is used to fit a curve in the range of 0.1 to 0.6 of the magnetic profile amplitude. The second, treats the mean value of two edges (leading and trailing) as a value proportional to the vehicle speed. The new method (mean value of two edges) for determining SR was ranked on the third place (RMSE 11.47 %) in a passenger car class. More tests of this method are necessary (for different car classes). Moreover, two new methods for speed estimation are proposed: the median and least square method, and the median and linear interpolation method.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 9, 9; 1031-1034
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Low Power PLL for Communication System
    Autorzy:
    Tyagi, Mohit
    Powiązania:
    https://bibliotekanauki.pl/articles/1075551.pdf
    Data publikacji:
    2019
    Wydawca:
    Przedsiębiorstwo Wydawnictw Naukowych Darwin / Scientific Publishing House DARWIN
    Tematy:
    True single phase clock (TSPC)
    charge-pump (CP)
    low - power
    low-jitters
    phase frequency detector (PFD)
    phase locked loop (PLL)
    Opis:
    This paper presents the design aspects of low power digital PLL. The performance determining parameters of a digital PLL are lock range, capture range, jitter in generated output signal and power consumption. Its performance is mainly governed by two building blocks namely the voltage controlled oscillator (VCO) and phase detector. We have performed the complete analysis of phase noise and power consumption of current starved VCO, a novel D flip-flop based phase detector and transmission gate based charge pump. We have introduced a charge pump which is giving a remarkable reduction in reference spur. As PLL is used for many applications like as a frequency synthesizer, for clock deskewing, for jitter reduction, in FM radios so everyone demands a low cost low power highly integrated PLL design. Best efforts have been made to design a MOSFET based low power, low cost GHz range digital PLL. The main objective of this paper is to design a low power digital PLL which produces a very stable clock signal having jitter less than 1ps, power consumption less than 805uw ,output frequency ranged from 0 to380MHz at a supply voltage of 1.8V.
    Źródło:
    World Scientific News; 2019, 121; 26-34
    2392-2192
    Pojawia się w:
    World Scientific News
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-2 z 2

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies