Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "shared memory" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-11 z 11
    Tytuł:
    Use of the tiling method inside synchronization of free slices of code in OpenMP standard in order to achieve speedup enhancement
    Zwiększanie przyspieszenia aplikacji równoległych przy użyciu metody podziału na bloki, wewnątrz części kodu wolnych od synchronizacji
    Autorzy:
    Gozdalik, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/157478.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    OpenMP
    programowanie równoległe
    tiling
    shared memory programming
    Opis:
    In last few years, there were discovered many methods aiming at enhancing the speedup of parallel programs. In this paper three methods are tested according to a speedup parameter enhancement. These methods are: the tiling, the slicing, and the tiling inside slicing. In Sections 3, 4, and 5 the theoretical basis for chosen transformation are described. Algorithms of transformation processes as operations on a polyhedral model are presented. The problems of transformation costs are also discussed. For experimental studies a UTDSP benchmark was used. From each section, one representative sample was chosen. The results were also examined against a data locality. This aspect of chosen transformation methods was examined as well.
    W artykule przedstawiono problem doboru metody transformacji pętli celem uzyskania możliwie maksymalnego przyspieszenia. Do badań wybrano benchmark UTDSP z uniwersytetu w Toronto. Z każdej sekcji benchmarku wybrano reprezentanta, który poddany został transformacjom tiling, slicing oraz transformacji tiling wewnątrz slicingu. W pierwszym rozdziale przedstawiony został wstęp do transformacji pętli. Rozdział drugi zawiera informacje teoretyczne na temat modelu polihedronu jako formy reprezentacji pętli, na której przeprowadzane są transformacje, a wynikowy model jest bazą do generowania kodu źródłowego. Kolejne rozdziały przedstawiają opis teoretyczny transformacji tiling oraz slicing. Przedstawiono w nich algorytm tworzenia tych transformacji wraz z przekształceniami matematycznymi, opisującymi transformacje na modelu polihedronu. W końcowej części pracy badano wpływ wybranych transformacji na przyspieszenie programów. Wyniki badań przedstawione zostały w formie zagregowanych wykresów przyspieszeń poszczególnych aplikacji.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 2, 2; 202-205
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    The Narcissism of Minor Differences in the Context of Post-Imperial Macedonian Neighbouring
    Narcyzm małych różnic w kontekście postimperialnego sąsiedztwa Macedonii
    Autorzy:
    Kulavkova, Katica
    Powiązania:
    https://bibliotekanauki.pl/articles/33296145.pdf
    Data publikacji:
    2022
    Wydawca:
    Polska Akademia Nauk. Instytut Slawistyki PAN
    Tematy:
    narcissism of minor differences
    border zone
    identity
    neighbourhood
    non-shared memory
    post-hegemony
    cultural intimacy
    mimetic rivalry
    the Balkans
    North Macedonia
    narcyzm małych różnic
    pogranicze
    tożsamość
    sąsiedztwo
    pamięć niewspólna
    posthegemonia
    zażyłość kulturowa
    rywalizacja mimetyczna
    Bałkany
    Macedonia Północna
    Opis:
    The conflicting relations among neighbouring nations in the Balkans may very accurately be explained by S. Freud’s theory of the Narcissism of Minor Differences. Related identities among nations and the bordering zones between countries have always been and continue to be a generator of racial, national, religious and cultural tensions. Whenever the discourse of identities is radicalized, cultural and political hegemony comes to life: identities are ranked according to worth; borders are changed according to national identity; methods of physical and metaphysical violence are used; shared places of memory are appropriated, and those not shared are negated. Perception is in crisis and, as a result, promotes a kind of conflictual mutual misrecognition. This text aims to demystify such installations of hegemony in the (North) Macedonian neighbouring region, and to articulate some principles of a post-hegemonistic paradigm.
    Konfliktowe relacje między sąsiednimi narodami na Bałkanach można bardzo trafnie wyjaśnić teorią narcyzmu małych różnic Z. Freuda. Pokrewne tożsamości w obrębie tych narodów oraz stref przygranicznych między poszczególnymi krajami były i są generatorem napięć na tle rasowym, narodowym, religijnym i kulturowym. Ilekroć dyskurs o tożsamościach ulega radykalizacji, ożywa kulturowa i polityczna hegemonia: tożsamości są szeregowane według wartości; granice są zmieniane zgodnie z tożsamością narodową; stosowane są metody przemocy fizycznej i metafizycznej; współdzielone miejsca pamięci są zawłaszczane, a te, które nie są współdzielone, są negowane. Percepcja znajduje się w kryzysie i w rezultacie sprzyja rozwojowi wzajemnego niezrozumienia, które prowadzi do konfliktów. Celem niniejszego tekstu jest demistyfikacja takich działań o charakterze hegemonicznym w sąsiednim regionie (północnej) Macedonii oraz wyartykułowanie pewnych zasad paradygmatu posthegemonistycznego.
    Źródło:
    Slavia Meridionalis; 2022, 22
    1233-6173
    2392-2400
    Pojawia się w:
    Slavia Meridionalis
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Rapid prototyping of dedicated systems based on shared memory architecture: method and example
    Szybkie prototypowanie dedykowanych systemów w oparciu o architekturę współdzielonej pamięci: metoda i przykład
    Autorzy:
    Rubin, G.
    Omieljanowicz, M.
    Petrovsky, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/341165.pdf
    Data publikacji:
    2012
    Wydawca:
    Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
    Tematy:
    szybkie prototypowanie
    FPGA
    architektura ze współdzieloną pamięcią
    rapid prototyping
    shared memory architect
    Opis:
    The aim of this paper is to present the method of rapid prototyping for reducing development cost of dedicated systems. In this paper the designing method for real-time embedded systems is proposed. At first the principle of specific universal balanced architecture is shown. Approach is based on modeling using modification of Petri nets called Hardware Petri Nets implemented in form of CAD software. Dedicated system is made using special computation architecture on FPGA. An example of designing processor for TVDFT is also given.
    Celem tego artykułu jest zaprezentowanie metody szybkiego prototypowania redukującego koszty opracowania dedykowanych systemów obliczeniowych. Zaprezentowane rozwiązanie jest nakierowane na projektowanie systemów wbudowanych czasu rzeczywistego. W pierwszej części publikacji opisano zasady wyboru uniwersalnego modułu obliczeniowego i zaprezentowano uzyskaną architekturę przygotowaną do implementacji sprzętowej w układach FPGA. Określono też metodę modelowania za pomocą dedykowanych sieci Petri, nazwanych sprzętowymi sieciami Petri, wykorzystywanych w postaci oprogramowania typu CAD. To oprogramowanie pozwala na szybkie utworzenie modelu bloku obliczeniowego, następnie na przeprowadzenie automatycznej weryfikacji jego poprawności i ostatecznie wygenerowania wektorów sterujących pracą. Wykorzystując opracowane: uniwersalną architekturę modułu obliczeniowego i narzędzie typu CAD stworzono metodę pozwalającą na szybkie uzyskanie sprzętowego prototypu (na bazie podzespołów FPGA) układów obliczeniowych z zakresu cyfrowego przetwarzania sygnałów w czasie rzeczywistym. W drugiej części artykułu przedstawiono przykład wykorzystania zaproponowanej metody do zaprojektowania układu obliczeniowego realizującego przekształcenie TVDFT.
    Źródło:
    Zeszyty Naukowe Politechniki Białostockiej. Informatyka; 2012, 9; 105-118
    1644-0331
    Pojawia się w:
    Zeszyty Naukowe Politechniki Białostockiej. Informatyka
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Parallel 4X4 transform on bit - serial shared memory architecture for H.264/AVC
    Równoległe przekształcenie 4X4 na bitowo-szeregowej architekturze o współdzielonej pamięci do zastosowań H.264/AVC
    Autorzy:
    Rubin, G.
    Powiązania:
    https://bibliotekanauki.pl/articles/389854.pdf
    Data publikacji:
    2009
    Wydawca:
    Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
    Tematy:
    FPGA
    pamięć współdzielona
    kodowanie wideo
    shared memory
    video coding
    Opis:
    The aim of this paper is to present an implementation and simulation of parallel 4x4 transform on bit-serial shared memory architecture for H.264/AVC. Compared with the existing parallel implementations, the proposed architecture reduces interconnection resources of physical elements of FPGA device. The results of simulation show that the transform can be realized in real–time on bitserial arithmetic. The paper concludes with a summary.
    Praca zawiera opis implementacji oraz symulacji równoległego przekształcenia 4x4 stosowanego w H.264/AVC, bazując na bitowo-szeregowej architekturze o współdzielonej pamięci. W porównaniu z istniejącymi rozwiązaniami implementacji równoległej, proponowana architektura obliczeniowa redukuje liczbę linii połączeń wewnętrznych fizycznego układu FPGA. Zawiera ona również wyniki symulacji, pokazujące możliwość wykonywania przekształcenia w czasie rzeczywistym, przy zastosowaniu arytmetyki szeregowej.
    Źródło:
    Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy; 2009, 12; 57-71
    1899-0088
    Pojawia się w:
    Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Optimization of the Multi-Threaded Interval Algorithm for the Pareto-Set Computation
    Autorzy:
    Kubica, B. J.
    Wodniak, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/308050.pdf
    Data publikacji:
    2010
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    interval computations
    multicriterial analysis
    multithreaded programming
    Pareto set
    POSIX threads
    shared-memory parallelization
    Opis:
    Previous investigations of the authors surveyed the possibility of applying interval methods to seek the Paretofront of a multicriterial nonlinear problem. An efficient algorithm has been proposed and its implementation in a multicore environment has been done and tested. This paper has two goals. First one is to tune the developed algorithm to increase the speedup of the multi-threaded variant. The second one is to extend the algorithm to compute not only the Paretofront (in the criteria space), but also the Pareto-set (in the decision space). Numerical results for suitable test problems are presented.
    Źródło:
    Journal of Telecommunications and Information Technology; 2010, 1; 70-75
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Mutual Exclusion in DSM Systems: A Protocol with Vectors of Timestamps; Demonstration of Control Flow by Cause/Effect Structures
    Wzajemne wykluczenie w systemach DSM: protokół z wektorami znaczników czasu; pokaz przepływu sterowania przez struktury przyczynowo-skutkowe
    Autorzy:
    Czaja, Ludwik
    Powiązania:
    https://bibliotekanauki.pl/articles/509254.pdf
    Data publikacji:
    2016
    Wydawca:
    Akademia Finansów i Biznesu Vistula
    Tematy:
    distributed systems
    distributed shared memory
    mutual exclusion
    systemy rozproszone
    rozproszona pamięć dzielona
    wzajemne wykluczenie
    Opis:
    A protocol based on vectors of timestamps and devised for mutual exclusion in Distributed Shared Memory (DSM) systems is presented. Its exampled behaviour is shown as a token game in the Cause/ Effect (C/E) structures model.
    Przedstawiono protokół oparty na wektorach znaczników czasu i zaprojektowany dla wzajemnego wykluczenia w systemach rozproszonej pamięci dzielonej (DSM). Jego przykładowe zachowanie jest ukazane jako gra z zastosowaniem żetonów w modelu struktur przyczynowo-skutkowych.
    Źródło:
    Zeszyty Naukowe Uczelni Vistula; 2016, 49(4) Informatyka; 85-104
    2353-2688
    Pojawia się w:
    Zeszyty Naukowe Uczelni Vistula
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Comparison of multi-frontal and alternating direction parallel hybrid memory iGRM direct solver for non-stationary simulations
    Autorzy:
    Woźniak, Maciej
    Bukowska, Anna
    Powiązania:
    https://bibliotekanauki.pl/articles/1839249.pdf
    Data publikacji:
    2020
    Wydawca:
    Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
    Tematy:
    isogeometric finite element method
    integration
    shared memory
    parallel
    Opis:
    Three-dimensional isogeometric analysis (IGA-FEM) is a modern method for simulation. The idea is to utilize B-splines or NURBS basis functions for both computational domain descriptions and engineering computations. Refined isogeometric analysis (rIGA) employs a mixture of patches of elements with B-spline basis functions and C 0 separators between them. This enables a reduction in the computational cost of direct solvers. Both IGA and rIGA come with challenging sparse matrix structures that are expensive to generate. In this paper, we show a hybrid parallelization method using hybrid-memory parallel machines. The two-level parallelization includes the partitioning of the computational mesh into sub-domains on the first level (MPI) and loop parallelization on the second level (OpenMP). We show that the hybrid parallelization of the integration reduces the contribution of this phase significantly. We compare the multi-frontal solver and alternating direction solver, including the integration and the factorization phases.
    Źródło:
    Computer Science; 2020, 21 (4); 419-439
    1508-2806
    2300-7036
    Pojawia się w:
    Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analysis of parallelisation of 3D-CEMBS model using technologies like OpenACC and OpenMP
    Analiza możliwości zrównoleglenia modelu 3D-CEMBS z wykorzystaniem technologii typu OpenACC i OpenMP
    Autorzy:
    Piotrowski, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/111546.pdf
    Data publikacji:
    2015
    Wydawca:
    Instytut Morski w Gdańsku
    Tematy:
    3D-CEMBS
    parallel computing
    MPI
    OpenMP
    OpenACC
    distributed memory
    shared memory
    przetwarzanie równoległe
    pamięć rozproszona
    pamięć dzielona
    Opis:
    Oceanographic models utilise parallel computing techniques to increase their performance. Computer hardware constantly evolves and software should follow to better utilise modern hardware potential. The number of CPU cores with access to shared memory increases with hardware evolution. To fully utilise the possibilities new hardware presents, parallelisation techniques employed in oceanographic models, which were designed with distributed memory systems in mind, have to be revised. This research focuses on analysing the 3D-CEMBS model to assess the feasibility of using OpenMP and OpenACC technologies to increase performance. This was done through static code analysis and profiling. The findings show that the main performance problems are attributed to task decomposition that was designed with distributed memory systems in mind. To fully utilise modern shared memory systems, other task decomposition strategies need to be employed. The presented 3D-CEMBS model analysis is a first stage in wider research of oceanographic models as a specific class of parallel applications. In the long term the research will result in proposing design patterns tailored for oceanographic models that would exploit their characteristics to achieve better hardware utilisation on evolving hardware architectures.
    Modele oceanograficzne wykorzystują przetwarzanie równoległe dla zwiększenia wydajności. Sprzęt komputerowy ciągle ewoluuje, więc oprogramowanie powinno zmieniać się razem z nim, aby w pełni wykorzystać potencjał współczesnego sprzętu. Wraz z rozwojem sprzętu komputerowego zwiększa się liczba rdzeni procesorów, które mają dostęp do pamięci współdzielonej. Aby w pełni wykorzystać możliwości nowego sprzętu, techniki zrównoleglania wykorzystywane w modelach oceanograficznych muszą zostać zrewidowane. Modele oceanograficzne były często projektowane z myślą o systemach z pamięcią rozproszoną. Niniejsze badania skupiają się na analizie modelu 3D-CEMBS pod kątem możliwości wykorzystania technologii OpenMP i OpenACC w celu podniesienia wydajności modelu. W tym celu została przeprowadzona statyczna analiza kodu modelu oraz profilowanie. Wyniki badań pokazują, że główny problem wydajnościowy modelu jest wynikiem zastosowania dekompozycji zadań przewidzianej dla systemów z pamięcią rozproszoną. Aby w pełni wykorzystać współczesne komputery z pamięcią współdzieloną należy wprowadzić inne strategie dekompozycji zadań.
    Źródło:
    Biuletyn Instytutu Morskiego w Gdańsku; 2015, 30, 1; 10-15
    1230-7424
    2450-5536
    Pojawia się w:
    Biuletyn Instytutu Morskiego w Gdańsku
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analiza możliwości wykorzystania bibliotek Qt w wybranych zagadnieniach komunikacji międzyprocesowej
    Analysis of Qt libraries usage in selected interprocess communication aplications
    Autorzy:
    Górniak, Łukasz Janusz
    Pańczyk, Maciej
    Powiązania:
    https://bibliotekanauki.pl/articles/98424.pdf
    Data publikacji:
    2017
    Wydawca:
    Politechnika Lubelska. Instytut Informatyki
    Tematy:
    komunikacja międzyprocesowa
    C++
    Qt
    pamięć współdzielona
    inter-process communication
    shared memory
    Opis:
    W artykule scharakteryzowano czym jest Qt. Przedstawiono przykładową implementację związaną z komunikacją międzyprocesową wykorzystującą pamięć współdzieloną w klasycznym problemie producenta i konsumenta. Takie rozwiązanie jest mile widziane przez programistów, którzy z różnych powodów piszą swoje programy stosując framework Qt w możliwie szerokim zakresie.
    This article illustrates what Qt is. An example of the producer-consumer problem implementation in interprocess communication based on the shared memory is presented. Such solution can simplify the process of building interprocess application for those who want to write their programs using Qt in all possible aspects.
    Źródło:
    Journal of Computer Sciences Institute; 2017, 5; 213-219
    2544-0764
    Pojawia się w:
    Journal of Computer Sciences Institute
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    An automatic parallel OpenMP code generation
    Automatyczna generacja kodu równoległego w standardzie OpenMP
    Autorzy:
    Gozdalik, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156052.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    OpenMP
    programowanie równoległe
    automatyczna generacja kodu
    iterative code generation
    shared memory programming
    Opis:
    This paper presents a problem of generating an efficient parallel code from an existing sequential code in an automatic way. The main part of this paper is dedicated to the description of the automatic parallel code generation process. Not only an idea of building an automatic code generation tool is provided, but also a theoretical basis which allows us to understand the optimization problem of parallel code. In the theoretical part of the article the solution has been proposed for measuring the quality of code executed by determining the parameters of speedup and efficiency. Also information about known problems associated with parallel processing and speed of code were provided. Discusses, inter alia, impact on the effectiveness and performance of the barrier synchronization. Also a problem with scheduling in the performance of the CPU load of parallel threads is presented. An example of code generated by a tool under development is explained. Some results of experiments are provided to present code quality measurements. The results come from the first iteration of the program, which does not attempt to optimize the generated code in terms of improved locality. Iteration does not include the attempt to generate code that would contain less of a barrier synchronization. These features are under the implementation phase.
    W artykule przedstawiony został problem dotyczący stworzenia automatycznego narzędzia generującego kod w standardzie OpenMP, który byłby efektywnie wykonywany pod danym środowiskiem uruchomieniowym. Artykuł przedstawia podstawy teoretyczne związane ze sposobem pomiaru jakości wygenerowanego kodu, jak również przedstawia model narzędzia wykonującego automatyczną generację wydajnego kodu w standardzie OpenMP. W części teoretycznej zaproponowane zostało rozwiązanie problemu pomiaru jakości wykonywanego kodu za pomocą określenia parametrów przyspieszenia i efektywności. Opisany został sposób, w jaki można uzyskać dokładne wartości tych parametrów podczas wykonywania aplikacji równoległych. Zawarto również informacje na temat znanych problemów związanych z przetwarzaniem równoległym i szybkością działania kodu. Omówiono między innymi wpływ synchronizacji barierowej na efektywność wykonywanych programów. Przedstawiono także problem równomiernego obciążenia procesorów podczas wykonywania wątków programu równoległego. Oprócz architektury narzędzia, zaprezentowane zostały wyniki badań uzyskane z częściowo zaimplementowanej już aplikacji. Wyniki pochodzą z pierwszej iteracji działania programu, która nie podejmuje próby optymalizacji wygenerowanego kodu pod względem zwiększenia lokalności. Iteracja ta nie zawiera również próby wygenerowania kodu, który zawierał by mniej synchronizacji barierowych. Powyższe funkcjonalności są w fazie implementacji.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 10, 10; 803-806
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A fuzzy model in speedup prediction process for parallel applications written in OpenMP
    Rozmyty model predykcji efektywności aplikacji równoległych w standardzie OpenMP
    Autorzy:
    Gozdalik, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/153417.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    OpenMP
    programowanie równoległe
    automatyczna generacja kodu
    fuzzy logic
    shared memory programming
    Opis:
    A common method to establish code parallelization quality is measuring the program execution time to calculate speedup and efficiency. Generally, parallel and sequential programs must be executed and execution time need to be captured to affirm quality parameters. However, having a good profiling tool, it is easier to designate parameters such as a bus utilization ratio, rather than the measuring program execution time. Having a piece of information about processor and memory ratios, it is possible to estimate quality parameters with satisfying results. In this paper an example solution of the effectiveness prediction process of parallel programs written in OpenMP is provided. As an approach, a fuzzy model was designed and results for a matrix multiplication program are presented. The fuzzy model and a modus operandi are described. Nevertheless, parameters for estimating the efficiency and speedup were implemented using Intel processors event calculation. These parameters are input values of the fuzzy model presented in this paper. According to processor events, the input parameters where divided into two groups. Each group represents one of a submodel in the whole fuzzy model. It provides possibility to measure only some of processor events to estimate the program efficiency. More details on these parameters are included in separate paragraphs.
    W artykule przedstawiony został problem dotyczący określenia jakości wygenerowanego kodu równoległego. Mierzenie czasu wykonania programu celem wyznaczenia przyspieszenia jest nieefektywne, a w niektórych przypadkach wręcz niewykonalne. Posiadając narzędzie profilujące dedykowane dla danego typu procesora, możliwe jest stworzenie modelu, który estymował by efektywność wykonywanego programu na podstawie parametrów pamięci cache poziomu drugiego oraz procesora. Dzięki takiemu rozwiązaniu możliwe jest określenie jakości wygenerowanego kodu i podjęcie na tej podstawie decyzji czy warto dalej optymalizować wygenerowany kod. Celem wykonania pomiaru parametrów pamięci i procesora wystarczy wykonywać program przez określony wycinek czasu nie czekając na jego zakończenie. Nie ma również konieczności ingerowania w kod źródłowy programu. Niniejszy artykuł prezentuje model rozmyty estymujący efektywność wygenerowanego kodu źródłowego w standardzie OpenMP.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 12, 12; 1484-1487
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-11 z 11

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies