Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "przetwarzanie mocy" wg kryterium: Temat


Wyświetlanie 1-4 z 4
Tytuł:
Precyzyjna kompensacja zniekształceń harmonicznych prądu przez równoległy filtr aktywny
The precise compensation of grid current distortion by shunt active power filters
Autorzy:
Cichowski, A.
Śleszyński, W.
Powiązania:
https://bibliotekanauki.pl/articles/268510.pdf
Data publikacji:
2015
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
przetwarzanie mocy
filtr aktywny
kompensacja efektu czasu martwego
power conditioning
shunt active power filter
dead time compensation
Opis:
W artykule zaprezentowano cztery źródła niedokładnej kompensacji harmonicznych prądu przez filtr aktywny. Są nimi: niedokładna synchronizacja z napięciem sieci zasilającej, opóźnienia wprowadzane w układzie sterującym, fluktuacje napięcia w obwodzie pośredniczącym oraz zniekształcenia napięć generowanych przez przekształtnik energoelektroniczny spowodowane głównie czasem martwym. W artykule przedstawiono wpływ zaproponowanych udoskonaleń algorytmu sterowania równoległym filtrem aktywnym na ograniczanie zniekształceń prądów sieciowych. Wszechstronne podejście do algorytmu sterowania równoległym filtrem aktywnym pozwoliło uzyskać unikalnie niską zawartość zniekształceń harmonicznych prądów pobieranych z sieci elektroenergetycznej.
This paper addresses the main sources of grid current distortion in shunt active power filter applications and proposes efficient solutions to selected problems. This sources are: imperfect grid synchronization caused by the distortion in the grid voltages, time delays in the evaluation of grid voltages and computation of compensating currents, fluctuations of the dc bus voltage, and the distortion of inverter output voltages due to dead-time effects and related factors. The focus of the paper is on the assessment of the significance of the proposed improvements in the control algorithm for the reduction of harmonic distortion of grid currents. Experimental results show that in the investigated control system the most important algorithms are those concerning dead time compensation, load current prediction, suppression of dc voltage related distortions in reference currents and synchronization with the grid voltage. On the other hand less important variants are with a secondorder Butterworth filter instead of the moving average and predictive current controller without voltage prediction. Comprehensive approach to the compensation of grid current distortion in shunt active power filter systems allowed to obtain an exceptionally low THD (0,23 % for high currents).
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2015, 47; 27-30
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A Single-chip Integration Approach of Switching Cells Suitable for Medium Power Applications
Autorzy:
El-Khadiry, A
Bourennane, A
Richardeau, F
Imbernon, E
Breil, M
Powiązania:
https://bibliotekanauki.pl/articles/397713.pdf
Data publikacji:
2013
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
integracja monolityczna
integracja on-chip
przetwarzanie mocy
inwertor
monolithic integration
on-chip integration
power conversion
switching cells
inverter
Opis:
This paper deals with the monolithic integration of switching cells that are used in power electronics for the realization of static power converters. The aim of the monolithic integration of the power switching cells is to suppress wire bonds in order to improve electrical performance as well as reliability of power modules intended for medium power applications. Within this context, the single chip integration approach presented in this paper constitutes a solution and a promising approach that combines judiciously multiple reverse conducting IGBT switches in a single Si-chip. The operating modes of the integrated structure are validated in an inverter application using 2D Sentaurus simulations. The targeted packaging of the single chip converter on DBC/IMS substrates doesn’t use any wire bonding and doesn’t exhibit any dv/dt stress directly on the DBC/IMS substrates.
Źródło:
International Journal of Microelectronics and Computer Science; 2013, 4, 2; 43-48
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System akwizycji sygnałów energetycznych
Electric signals data acquisition system
Autorzy:
Boroń, A.
Powiązania:
https://bibliotekanauki.pl/articles/320304.pdf
Data publikacji:
2008
Wydawca:
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
Tematy:
pomiar mocy i energii elektrycznej
monitorowanie parametrów zasilania
cyfrowe przetwarzanie sygnałów napięć i prądów
measurement of power and energy
power supply monitoring
digital signal processing of currents and voltages
Opis:
Wymagania stawiane systemom akwizycji danych w pomiarach energetycznych nie są łatwe do spełnienia przez zwykłe karty pomiarowe. Dlatego został zaprojektowany i zbudowany dedykowany system akwizycji danych. Ma on 6 kanałów (3 prądowe i 3 napięciowe) o wejściach różnicowych przystosowanych do współpracy z przekładnikami napięciowymi i prądowymi. Zbudowany układ może być wykorzystywany do monitorowania zasilania dowolnych trójfazowych odbiorników energii elektrycznej zarówno o małej, jak i dużej mocy.
Requirements for the data acquisition systems in power supply measurements are not easy to achieving by regular data acquisition systems. That is why the dedicated system was designed and developed. It has 6 differential channels (3 current and 3 voltage) compatible with currents and voltage transformers. It can be used for power supply monitoring of large, medium and small power consumption systems.
Źródło:
Elektrotechnika i Elektronika; 2008, 27, 1; 1-5
1640-7202
Pojawia się w:
Elektrotechnika i Elektronika
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Oparty o cyfrowe układy reprogramowalne i analogowe wzmacniacze mocy system kompensacji odkształceń wnęk nadprzewodzących w akceleratorach liniowych
Compensation System Based on FPGA Devices and Analog Power Amplifiers for Correction of Superconducting avities Deformations in Linacs
Autorzy:
Przygoda, K.
Poźniak, T.
Powiązania:
https://bibliotekanauki.pl/articles/156328.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy reprogramowalne FPGA
przetwarzanie potokowe
wzmacniacz mocy
piezoelektryczne elementy wykonawcze
wnęka nadprzewodząca
odstrojenie wnęki
akcelerator liniowy
FPGA
pipeline computation
power amplifier
piezoelectric actuators
superconducting cavity
cavity detuning
linear accelerator
Opis:
Podczas pracy impulsowej akceleratora, komory nadprzewodzące ulegają odkształceniom. Do ich kompensacji stosowane są piezoelektryczne elementy wykonawcze sterowane przez wzmacniacze mocy. Jest to część analogowa systemu. Do części cyfrowej zalicza się kontroler oparty o reprogramowalne układy cyfrowe. Wzmacniacze mocy wzmacniają sygnał korekcyjny do poziomu umożliwiającego wysterowanie elementów wykonawczych, zaś kontroler wylicza odpowiedź wnęk na ten sygnał. Wszystkie bloki obliczeniowe zostały zoptymalizowane pod względem zajętości zasobów układu reprogramowalnego. Artykuł przedstawia wyniki testów opisywanego systemu w środowisku akceleratora liniowego FLASH.
The Superconducting (SC) cavities are deformed during the pulse operation of the linear accelerators. Power amplifiers together with piezoelectric actuators are used for the compensation purpose as an analog parts of the system. The digital part consists of dedicated control board - Simcon DSP based on FPGA device Virtex II Pro from Xilinx. The power amplifiers - Piezo Drivers are used to amplify the correction signal with the proper voltage levels allowing to drive the actuators. The cavities' response for compensation signal - detuning is calculated by digital controller. The computation blocks were optimized to meet available FPGA resources and latency of 10 ns. The detuning result will be applied for closed feedback operation of the controller. The paper presents the recent development of the system and performed tests in FLASH (Free Electron Laser in Hamburg) accelerator.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 598-601
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-4 z 4

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies