Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "programmable functions" wg kryterium: Temat


Wyświetlanie 1-3 z 3
Tytuł:
Implementacja programowalnego układu czasowego w układzie Virtex-5
Implementation of the programmable time unit in the Virtex-5 circuit
Autorzy:
Jessa, M.
Jaworski, M.
Lange, K.
Powiązania:
https://bibliotekanauki.pl/articles/151896.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
faza
częstotliwość
programowanie funkcji
Virtex-5
phase
frequency
programmable functions
Opis:
W pracy opisujemy implementację programowalnego układu czasowego (PTU) w układzie Virtex-5 (XL5VLX50T). Przedstawiamy zasadę działania PTU, podstawowe tryby pracy oraz przykładowe przebiegi otrzymane w tym układzie.
Programmable Time Unit (PTU) offers numerous functions of digital processing of phase, frequency and width of rectangular impulses. The mode of working of PTU and the parameters of the output signal are programmable. The conversion process starts synchronously with the input signal. In this paper we describe an implementation of the programmable time unit (PTU) in Virtex-5 (XL5VLX50T) circuit. The principle of PTU work, basic modes of work and exemplary waveforms obtained in this circuit were presented. The set of applications includes electronics, telecommunications and informatics. The set of functions available in PTU can be divided into two basic groups. The first group contains: programmable delay of an impulse slope, programmable phase shift, pulse position modulation, pulse width modulation, frequency modulation with fixed or modulated pulse width, the generation of programmable number of impulses with programmable delay of generation, and many others. The second group contains functions that require a collaboration of PTU with one or two additional circuits. They are: broad-band phase shift, fast frequency synchronization in the wide range of the input frequencies, adding or multiplication of two numbers, etc. The PTU implemented in Virtex-5 uses less than 1% of its resources. It can also be implemented in cheaper FPGA as a single, low-cost circuit for general purposes.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 597-599
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A Random Number Generator Using Ring Oscillators and SHA-256 as Post-Processing
Autorzy:
Łoza, S.
Matuszewski, Ł.
Jessa, M.
Powiązania:
https://bibliotekanauki.pl/articles/963943.pdf
Data publikacji:
2015
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
random numbers
cryptography
ring oscillators
hash functions
field programmable gate array (FPGA)
Opis:
Today, cryptographic security depends primarily on having strong keys and keeping them secret. The keys should be produced by a reliable and robust to external manipulations generators of random numbers. To hamper different attacks, the generators should be implemented in the same chip as a cryptographic system using random numbers. It forces a designer to create a random number generator purely digitally. Unfortunately, the obtained sequences are biased and do not pass many statistical tests. Therefore an output of the random number generator has to be subjected to a transformation called postprocessing. In this paper the hash function SHA-256 as postprocessing of bits produced by a combined random bit generator using jitter observed in ring oscillators (ROs) is proposed. All components – the random number generator and the SHA-256, are implemented in a single Field Programmable Gate Array (FPGA). We expect that the proposed solution, implemented in the same FPGA together with a cryptographic system, is more attack-resistant owing to many sources of randomness with significantly different nominal frequencies.
Źródło:
International Journal of Electronics and Telecommunications; 2015, 61, 2; 199-204
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja w układach FPGA operacji eksponenty dla liczb w standardzie IEEE-754 o podwójnej precyzji
FPGA Implementation of Exponent Function for Double Precision IEEE-754 Standard
Autorzy:
Wielgosz, M.
Jamro, E.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/152817.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
obliczanie funkcji elementarnych
przyspieszanie obliczeń, układy programowalne
elementary functions computations
computing acceleration
programmable devices
Opis:
W artykule przedstawiono implementację operacji obliczania eksponenty o podwójnej precyzji obliczeń w układach FPGA. Zaproponowano metodę tablicowo - aproksymacyjną, dla której wykorzystano 3 niezależne tablice 512´64-bity do obliczenia 27 najstarszych bitów mantysy oraz aproksymacje wielomianową ex"1+x dla pozostałych bitów mantysy. Wyniki implementacji pokazują że proponowany moduł zajmuje około 7.5% układu Virtex-4 LX200.
This paper presents FPGA implementation of exponent operation in double precision format. A mixture of Look-Up Table (LUT) and approximation methods was employed. Twenty seven most significant bits of input mantissa are calculated employing 3 independent LUTs, the rest input bits are calculated by approximation: ex"1+x. Implementation results in roughly 7.5% occupation of Virtex-4 LX-200.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 126-128
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-3 z 3

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies