Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "programmable control" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 34
Tytuł:
Wybrane strategie sterowania redundantnymi urządzeniami okrętowymi
Selected Control Strategies of Redundant Marine Equipment
Autorzy:
Albrecht, A.
Muc, A.
Szeleziński, A.
Powiązania:
https://bibliotekanauki.pl/articles/342418.pdf
Data publikacji:
2017
Wydawca:
Uniwersytet Morski w Gdyni. Wydawnictwo Uniwersytetu Morskiego w Gdyni
Tematy:
urządzenia okrętowe
redundancja
sterowanie
sterownik programowalny
PLC
marine devices
redundancy
control
programmable logic controller
Opis:
Artykuł przedstawia wybrane strategie sterowania urządzeniami redundantnymi zawarte w jednym programie, dzięki czemu istnieje możliwość zmiany trybu pracy w zależności od sytuacji i zapotrzebowania. Sterowanie zrealizowano z wykorzystaniem sterownika programowalnego PLC oraz panelu operatorskiego HMI. Celem pracy było przedstawienie kilku uzupełniających się rozwiązań, do efektywnego i optymalnego wykorzystania urządzeń okrętowych.
This paper presents selected control strategies of redundant devices implicted in one program so that there is a possibility to change the operating mode depending on situation. The problem was evolved on pumps example becaue of their often use both in marine, and shore environment. Simulation model was based on two parallel pumps working in one system. First and second control mode assumes one of the pump working as ‘Master’ and second as ‘Stand-by’. It gives freedom in selection which pump is ‘Master’ and opportunity to change the choice. Third mode comprehends rotating work of two pumps depending on medium pressure value in the system. The control was implemented by using Programmable Logic Controller (PLC) and Human Machine Interface (HMI). Described strategies were checked and simulated in a few different configurations. The aim was to present several complementary solutions to achieve efficient and optimum use of the devices.
Źródło:
Zeszyty Naukowe Akademii Morskiej w Gdyni; 2017, 100; 9-19
1644-1818
2451-2486
Pojawia się w:
Zeszyty Naukowe Akademii Morskiej w Gdyni
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja sprzętowa algorytmu MD5 w układach FPGA z użyciem mikroprogramowanego układu sterującego
Hardware implementation of MD5 algorithm in FPGAs using compositional microprogram control unit
Autorzy:
Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/155117.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany układ sterujący
osadzony blok pamięci
algorytm MD5
FPGA
MD5
compositional microprogram control unit (CMCU)
field programmable gate array (FPGA)
Embedded Memory Block
Opis:
W artykule przedstawiona została koncepcja implementacji sprzętowej algorytmu MD5 z wykorzystaniem mikroprogramowanego układu sterującego. Cechą charakterystyczną rozwiązania jest wykorzystanie osadzonych bloków pamięci do realizacji układu sterującego. Przedstawione rozwiązanie jest przeznaczone przede wszystkim do realizacji w układach FPGA. W artykule przedstawione zostały wyniki syntezy kilku wybranych struktur układów mikroprogramowanych. Otrzymane wyniki zostały porównane do typowej realizacji w postaci automatu Moore'a.
The paper presents an example of application of Compositional Microprogram Control Unit (CMCU) to hardware implementation of MD5 algorithm. The MD5 algorithm is a widely used hash function with a 128-bit hash value. MD5 is used in many security applications, for example to hash passwords in FreeBSD operating system [14]. MD5 is also commonly used to check the integrity of files. MD5 was designed by Ron Rivest in 1991 [10]. Other similar algorithms are SHA [7] and RIPEMD [6]. The hardware implementation of MD5 in FPGAs is usually based on embedded memory blocks (EMB) because the algorithm uses a lot of constants during calculations [8]. In the paper the authors present an alternative solution in which constants are generated by CMCU (Fig. 3) circuit. The CMCU is also based on EMB. It can generate constants for MD5 and also signals for other tasks. The research results show that CMCU requires less hardware amount when compared to traditional Moore FSM (Tab. 1). The results were obtained using Xilinx ISE 12.1 and Xilinx Spartan-3 (xc3s50-5pq208) [13]. The models of control units were generated by the authors' software.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 868-870
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Mikroprogramowany układ sterujący z współdzieleniem kodów oraz mikroinstrukcjami sterującymi
Compositional microprogram control unit with code sharing and control microinstructions
Autorzy:
Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/154793.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany układ sterujący
współdzielenie kodów
łańcuch bloków operacyjnych
tabela LUT
osadzony blok pamięci
compositional microprogram control unit (CMCU)
code sharing
operational linear chain
field programmable gate array (FPGA)
lookup table
design
Embedded Memory Block
Opis:
W artykule przedstawiona została metoda syntezy umożliwiająca zmniejszenie liczby tablic LUT potrzebnych do realizacji układu mikroprogramowanego z współdzieleniem kodów. Metoda jest przeznaczona dla układów FPGA z osadzonymi blokami pamięci. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca z użyciem osadzonych bloków pamięci. Redukcję liczby tablic LUT osiągnięto dzięki wykorzystaniu klas łańcuchów pseudorównoważnych. W artykule przedstawiono przykład zastosowania proponowanej metody oraz rezultaty eksperymentów.
The paper presents new research results of synthesis of Composi-tional Microprogram Control Unit (CMCU) with Codes Sharing. The method allows reduction of look-up table elements in the combina-tional part of the control unit. The method assumes application of field-programmable gate arrays for implementation of the combinational part, whereas embedded-memory blocks are used for implementation of its control memory. Programmable logic devices are nowadays widely used for implementation of Control Units (CU) [16, 18]. The problem of the CU optimisation is still actual in computer science and it solution permits to decrease the cost of the system [17]. The proposed method is oriented on reduction of hardware amount of CMCU addressing circuit by placing codes of classes of pseudoequivalent states in the control memory. These classes are formed by division of the set of Operational Linear Chains (OLC) into partitions which correspond to pseudoequivalent states of Moore FSM [4]. The research results show that application of the method to tested control algorithms gives on average 50% decrease in hardware amount when compared to CMCU based structure (Tab. 2). The results were obtained using Xilinx ISE. The models of control units were generated by the authors' software using the control algorithms from [15].
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 780-783
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Reduction in the number of LUT elements for control units with code sharing
Autorzy:
Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/908135.pdf
Data publikacji:
2010
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
mikroprogramowany układ sterujący
współdzielenie kodów
układ programowalny
tablica przeglądowa
field programmable gate array (FPGA)
lookup table
design
Embedded Memory Block
compositional microprogram control unit (CMCU)
code sharing
operational linear chain
Opis:
Two methods are proposed targeted at reduction in the number of look-up table elements in logic circuits of compositional microprogram control units (CMCUs) with code sharing. The methods assume the application of field-programmable gate arrays for the implementation of the combinational part of the CMCU, whereas embedded-memory blocks are used for implementation of its control memory. Both methods are based on the existence of classes of pseudoequivalent operational linear chains in a microprogram to be implemented. Conditions for the application of the proposed methods and examples of design are shown. Results of conducted experiments are given.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2010, 20, 4; 751-761
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:
Barkalov, A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/154725.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Opis:
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji skończonych automatów stanów z wyjściami typu Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiona zostanie również analiza zaproponowanego rozwiązania oraz wyniki eksperymentu.
A method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimising the hardware without decreasing the digital system performance. An example of application of the proposed method is given. The control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 714-717
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/152945.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Opis:
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji automatów Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć liczbę wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiony zostanie również przykład zaproponowanego rozwiązania oraz wyniki eksperymentu.
The method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given. Control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 11, 11; 1375-1377
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Security aspects in functional safety analysis
Autorzy:
Barnert, T.
Kosmowski, K. T.
Piesik, E.
Śliwiński, M.
Powiązania:
https://bibliotekanauki.pl/articles/2069339.pdf
Data publikacji:
2014
Wydawca:
Uniwersytet Morski w Gdyni. Polskie Towarzystwo Bezpieczeństwa i Niezawodności
Tematy:
functional safety
security
safety integrity level
SIL
evaluation assurance level
EAL
security assurance level
SAL
risk assessment
risk graphs
programmable control
protection systems
Opis:
A security level of distributed control and protection system may have a significant impact on the results of functional safety analysis. However, the issue of integrating the safety and security aspects is difficult and usually is neglected during the functional safety analysis. This article presents a method of functional safety analysis which takes into consideration a concept of integrating these two aspects. It is based on proposed classification of communication channels used in the computer system / network and the scope of such system distribution. The functional safety analysis is to be performed at every stage of system lifecycle, but one of the most important parts is defining required safety functions and determining the safety integrity level for them. The integration concept might be taken into account at this stage. The basis of a method proposed is the assumption that the security level is considered as a risk parameter in graphs of functional safety analyses.
Źródło:
Journal of Polish Safety and Reliability Association; 2014, 5, 1; 1--8
2084-5316
Pojawia się w:
Journal of Polish Safety and Reliability Association
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zdalna obsługa sterowników przemysłowych przy użyciu sieci Internet lub telefonii GSM
Programmable controllers remote control using Internet or GSM celluar phones
Autorzy:
Bryndza, L.
Rzońca, D.
Powiązania:
https://bibliotekanauki.pl/articles/156278.pdf
Data publikacji:
2005
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
protokół Modbus
sterowniki przemysłowe
zdalna obsługa
Modbus protocol
programmable controllers
remote control
Opis:
W artykule opisano dwa urządzenia umożliwiające zdalną obsługę sterownika przemysłowego, opracowane w Katedrze Informatyki i Automatyki Politechniki Rzeszowskiej. Jedno z urządzeń wykorzystuje do tego celu sieć Internet, drugie zaś sieć telefonii komórkowej GSM.
This article presents two devices enabling programmable controllers remote control, built in Computer and Control Engineering Chair of Rzeszow University of Technology. One of them uses Internet, the other one uses GSM celluar phone network.
Źródło:
Pomiary Automatyka Kontrola; 2005, R. 51, nr 1, 1; 25-27
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
About Implementation of IEC 61131-3 IL Function Blocks in Standard Microcontrollers
Autorzy:
Chmiel, M.
Mocha, J.
Hrynkiewicz, E.
Polok, D.
Powiązania:
https://bibliotekanauki.pl/articles/226742.pdf
Data publikacji:
2014
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
central processing unit
programmable logic controller
microprocessor control
microprogramming
programming languages
language operators
Opis:
The paper presents considerations on implementation of function blocks of the IL language, as fragments of control programs that use these blocks. Subsequently, the predefined function blocks of the IL language have been applied to implementation in a Central Processing Unit for a programmable controller based on standard microcontroller from such families as MCS-51, AVR and ARM with the Cortex-M3 core. The considerations refer to the IL language revision that is fully compliant with the IEC-61131-3 standards. The completed theoretical analysis demonstrated that the adopted method of the module description is really reasonable and offers substantial advantages as compared to direct calls of function modules already developed as subroutines. Also the executed experiments have proved the feasibility to arrange central units of programmable controllers on the basis of standard microcontrollers and such central units may be competitive to compact CPUs available on the market for typical PLCs.
Źródło:
International Journal of Electronics and Telecommunications; 2014, 60, 1; 42-46
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
On possibilities of the practical implementation of balance-based adaptive control methodology
Autorzy:
Czeczot, J.
Powiązania:
https://bibliotekanauki.pl/articles/1839191.pdf
Data publikacji:
2007
Wydawca:
Polska Akademia Nauk. Instytut Badań Systemowych PAN
Tematy:
model-based adaptive control
practical implementation
bumpless switching
virtual controllers
programmable logic controller (PLC)
recursive least-squares estimation
Opis:
This paper deals with two approaches to the practical implementation of the Balance-Based Adaptive Controller(B-BAC): the low-level PLC-based approach of the explicit form of the B-BAC and the high-level PC-based one in the form of the general "virtual controller". In both cases, we discuss the details of meeting the general requirements of a particular practical implementation. We also consider the implementation aspects that are independent of the implementation, such as development of the front panel, saturation of a manipulated variable, on-line measurement and data acquisition, implementation of the on-line estimation procedure, bumpless switching between the automatic and manual mode, etc. Additionally, we present how to derive both the general form and the final explicit form of the B-BAC on the example of a biotechnological process and how to apply these forms in the particular practical implementation.
Źródło:
Control and Cybernetics; 2007, 36, 4; 967-984
0324-8569
Pojawia się w:
Control and Cybernetics
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Budowa modeli specjalizowanych sterowników ruchu drogowego w językach opisu sprzętu
Construction of specialized models of road traffic controllers in hardware description languages
Autorzy:
Firląg, K.
Kawalec, P.
Powiązania:
https://bibliotekanauki.pl/articles/197398.pdf
Data publikacji:
2013
Wydawca:
Politechnika Śląska. Wydawnictwo Politechniki Śląskiej
Tematy:
algorytm sterowania ruchem drogowym
specjalizowany sterownik ruchu drogowego
układ programowalny
traffic control algorithm
specialized traffic controller
programmable device
Opis:
W artykule przedstawiono metodę budowy modeli specjalizowanych sterowników ruchu drogowego realizowanych w języku VHDL. Rozwiązaniem problemu braku reprezentacji graficznej i konieczności bardzo dobrej znajomości języka VHDL przez projektanta jest wykorzystanie oprogramowania narzędziowego CAD, pozwalającego na projektowanie urządzeń srd w sposób przyjazny i intuicyjny dla inżyniera sterowania ruchem. W artykule zaproponowano metodę budowy sterownika opierając się na modelach specyfikacji formalnej mającej graficzną reprezentację. Pierwszym etapem jest zamiana algorytmów sterowania ruchem drogowym w sieć działań GSA. Przedstawiono metodę konwersji dla wszystkich rodzajów klatek algorytmu sterowania. Następnie pokazano sposób konwersji sieci GSA w graf przejść automatu skończonego FSM, gdzie w celu zwiększenia czytelności grafu sterowania zaproponowano wprowadzenie stanów hierarchicznych, dla obsługi przejść międzyfazowych i faz ruchu. Wykorzystując hierarchiczny graf sterowania zaproponowano uniwersalną strukturę logicznego sterownika ruchu drogowego. Sterownik ten wyspecyfikowano w programie Active-HDL, który wygenerował model sterownika logicznego w języku VHDL.
The paper presents the construction method of specialized models of road traffic controllers realized within VHDL language. The designer solves the problem of lack of graphic representation and the necessity of a very good command of VHDL language by using utility software CAD allowing for designing traffic control devices that would be pleasant and intuitive in use for the traffic control engineer. The construction method of a controller has been proposed in the article on the basis of formal specification models having intuitive graphic representations. The first stage consists in changing the algorithms of road traffic control into a network of generalized stochastic automata (GSA) activities. The method of conversion has been presented for all types of control algorithm frames. Afterwards, the way of conversion of GSA network into the transition graph of finite state machine (FSM) was presented, where in order to increase the clarity of control graph, it was proposed to introduce hierarchical states for interstage transitions as well as traffic phases. With the use of hierarchical graph of control, universal structure of logic road traffic controller has been proposed. This controller has been specified within Active-HDL program which generated a model of logic controller in VHDL language.
Źródło:
Zeszyty Naukowe. Transport / Politechnika Śląska; 2013, 80; 17-27
0209-3324
2450-1549
Pojawia się w:
Zeszyty Naukowe. Transport / Politechnika Śląska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Procedura hardware in the loop w syntezie algorytmów sterowania
Hardware in the loop procedure used for the control system synthesis
Autorzy:
Jaszczak, S.
Powiązania:
https://bibliotekanauki.pl/articles/154658.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
HIL
hardware-in-the-loop
PLC
Programmable Logic Controller
OPC (OLE for Process Control)
DDE (Dynamic Data Exchange)
programmable logic controller (PLC)
Opis:
W artykule omówiono wykorzystanie technologii OPC do badania systemów sterowania zgodnie z procedurą Hardware In The Loop. Artykuł jest efektem eksperymentów nad zastosowaniem programu Simulink jako aplikacji klienckiej, za pomocą której zrealizowano model obiektu i KepwareOPC jako serwer OPC. Procedura HIL została przeprowadzona w układzie sterowania kursem pojazdu podwodnego z wykorzystaniem sterownika PLC jako platformy wykonawczej algorytmu sterowania i modelu pojazdu podwodnego w programie Simulink.
In this paper possibility of using OPC technology for the process of designing and testing the heading control algorithm according to the Hardware In The Loop (HIL) procedure is described. The main problem in the design of automated systems is the safe real time testing of the control algorithm, during a deployment. This algorithm synthesized at the computer simulation level according to the Model In The Loop procedure with use of specialized software does not take into account specification of the target platform i.e.: limited time for executing a single algorithm loop, limited program memory, limited precision of signal values etc. According to the HIL procedure the control algorithm is implemented using a target executing platform (i.e. PLC, microcontroller, PC + DAQ board, etc.), whilst a plant is the mathematical model in PC memory. The presented text is a result of the experiments on employing Simulink as a client application, which enables simulation of the specific and KepwareOPC as the OPC. The main advantage of the HIL procedure is the possibility of safe real time testing of the control algorithm. Besides the security reasons, also the cost of implementation and testing of algorithm on real object is essential. In the third paragraph the HIL experiment concerning the control of an underwater vehicle course angle is presented. The PLC controller with the control algorithm is a control system, whereas the underwater vehicle model is implemented in the Simulink.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 685-687
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Model dźwigu osobowego z układem sterowania programowalnym logicznie
Model of a passenger lift with control system programmable logically
Autorzy:
Jezierski, P.
Lepszy, A.
Noworyta, K.
Nagórny, A.
Żółkiewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/409025.pdf
Data publikacji:
2011
Wydawca:
Politechnika Śląska
Tematy:
układ sterowania
dźwig osobowy
PLC
programowalny sterownik logiczny
control system
passenger lift
programmable logic controller
Opis:
W artykule przedstawiono model zlecenia produkcyjnego stanowiącego podstawę integracji systemów Proedims i KbRS w zakresie harmonogramowania produkcji dyskretnej. Model zlecenia umożliwia planowanie produkcji złożonych wyrobów posiadających wielopoziomowe struktury procesów technologicznych zarówno w systemach o konfiguracji przepływowej jak i gniazdowej z maszynami równoległymi. W przyjętym modelu systemu produkcyjnego oraz zlecenia wyszczególniono etapy decyzyjne wymagane przy budowie harmonogramu. Opisano sposób współpracy przy wymianie danych pomiędzy omawianymi systemami.
The paper presents the model of a production order, which is the basis of Proedims and KbRS software systems integration, used in scheduling of discrete manufacturing systems. The model enables planning of production orders for complex products with multi-level structure of the processes in flow shop and job shop production system configuration with parallel machines. Required decision-making stages for schedule construction of the given model of the production system and production order were presented. Principles of cooperation in exchanging data between Proedims and KbRS were discussed.
Źródło:
Wybrane Problemy Inżynierskie; 2011, 2; 171-176
2083-1021
Pojawia się w:
Wybrane Problemy Inżynierskie
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Microprocessor technology and programmable logic controllers in new generation railway traffic control and management systems
Autorzy:
Kornaszewski, M.
Powiązania:
https://bibliotekanauki.pl/articles/393311.pdf
Data publikacji:
2018
Wydawca:
Polskie Stowarzyszenie Telematyki Transportu
Tematy:
transport
safety
railway traffic control systems
Programmable Logic Controllers
bezpieczeństwo
systemy sterowania ruchem kolejowym
sterowniki programowalne PLC
Opis:
An application of modern microprocessor technique and more effective microprocessor systems has a large influence on development of devices railway transport and railway automation systems. Functioning new generation railway traffic control and management systems is largely based on Programmable Logic Controllers (PLC), which allow the designers to exploit self-control mechanisms, events registration, technical diagnostics, remote control and fault detection). Railway traffic control and management systems belong to safe technical railway transport solutions, it means that they have to meet the fourth safe integrity level CENELEC (SIL-4), what implies, that the configuration principles and software installed have to satisfy CENELEC EN 50 128 and EN 50 129 standards.
Źródło:
Archives of Transport System Telematics; 2018, 11, 2; 18-23
1899-8208
Pojawia się w:
Archives of Transport System Telematics
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Safe device solutions in railway traffic control systems
Bezpieczne rozwiązania urządzeń stosowanych w systemach sterowania ruchem kolejowym
Autorzy:
Kornaszewski, Mieczysław
Powiązania:
https://bibliotekanauki.pl/articles/2215602.pdf
Data publikacji:
2022
Wydawca:
Uniwersytet Technologiczno-Humanistyczny im. Kazimierza Pułaskiego w Radomiu
Tematy:
automatic level crossing signaling
BUES 2000
programmable logic controllers
railway traffic control
bezpieczeństwo
programowalne sterowniki logiczne
samoczynna sygnalizacja przejazdowa
sterowanie ruchem kolejowym
Opis:
The paper deals with the problems of safe solutions of railway traffic control systems, using the example of modern solutions of protection systems applied at railway level crossings. The need for reliable, modern and safe railway traffic control devices has forced manufacturers in the railway industry to use high quality microprocessors in their structures. Devices used to safety traffic at intersections of railroads and roadways in one level shall be absolutely operational and reliable. Such solutions are the modern systems of automatic level crossing signaling made in computer technology. They use structural redundancy, programmable logic controllers, and have extensive self-diagnostic and technical diagnostic mechanisms. The paper presents selected analyses of railway traffic safety on the example of the automatic level crossing of system BUES 2000 type by Scheidt & Bachmann.
W artykule podjęto problematykę bezpiecznych rozwiązań systemów sterowania ruchem kolejowym (srk) na przykładzie nowoczesnych rozwiązań systemów zabezpieczeń stosowanych na przejazdach kolejowych. Potrzeba niezawodnych, nowoczesnych i bezpiecznych urządzeń srk wymusiła na producentach branży kolejowej zastosowanie w ich strukturach wysokiej jakości mikroprocesorów. Urządzenia stosowane do zabezpieczenia ruchu na skrzyżowaniach dróg kolejowych z drogami kołowymi w jednym poziomie muszą być bezwzględnie sprawne i niezawodne. Takimi rozwiązaniami są nowoczesne systemy samoczynnej sygnalizacji przejazdowej wykonane w technologii komputerowej. Wykorzystują one nadmiar strukturalny, programowalne sterowniki logiczne oraz posiadają rozbudowane mechanizmy autodiagnostyki i diagnostyki technicznej. W pracy przedstawiono wybrane analizy bezpieczeństwa ruchu kolejowego na przykładzie systemu samoczynnej sygnalizacji przejazdowej typu BUES 2000 firmy Scheidt & Bachmann.
Źródło:
Journal of Civil Engineering and Transport; 2022, 4, 2; 37--48
2658-1698
2658-2120
Pojawia się w:
Journal of Civil Engineering and Transport
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 34

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies