Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "procesor" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Podbaza

Wyrównaj
Wyświetlanie 1-15 z 51
Tytuł:
Procesor energii w energetyce
Autorzy:
Orłowski, Z.
Gałka, T.
Powiązania:
https://bibliotekanauki.pl/articles/329476.pdf
Data publikacji:
2000
Wydawca:
Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
Tematy:
energetyka
procesor energii
drgania
wnioskowanie diagnostyczne
engineering
energy processor
vibration
diagnostic
Opis:
Podstawą ilościowego wnioskowania diagnostycznego jest porównanie aktualnego poziomu drgań z wartościami kryterialnymi, zwłaszcza wartością graniczną: stwierdzenie jej przekroczenia pozwala na podejmowanie decyzji dotyczących dalszej eksploatacji. Aby decyzje te byty uzasadnione, konieczna jest oczywiście wiarygodna metoda określania granicznych poziomów drgań.
Źródło:
Diagnostyka; 2000, 23; 61-64
1641-6414
2449-5220
Pojawia się w:
Diagnostyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Holistyczne modele procesów degradacji w systemach mechanicznych - przegląd
Holistic models of degradation processes in mechanical systems - an outline
Autorzy:
Cempel, C.
Powiązania:
https://bibliotekanauki.pl/articles/327604.pdf
Data publikacji:
2003
Wydawca:
Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
Tematy:
systemy mechaniczne
degradacja
modele holistyczne
procesor energii
mechanical systems
degradation
holistic models
energy processor
Opis:
W pracy dokonano przeglądu modelu teorii i zastosowań procesora energii o skończonym potencjale destrukcji. Najważniejszym zastosowaniem wszelkich odmian tego procesora jest możliwość holistycznego modelowania ewolucji i dynamiki części mechanicznej różnego typu systemów, również mechatronicznych. Idea procesora energii jest na tyle płodna i uniwersalna że można wykorzystać ją do modelowania jednomodalnego zużywania się materiału, z jednej strony, a z drugiej do modelowania samopodobnych hierarchicznie zorganizowanych systemów złożonych z możliwością analitycznego badania rozpływu energii.
Mechanical subsystems are key elements of civil and mechanical engineering as well as mechatronic products. Independently of the size of subsystem they may limit the safety and functionality of the main system, so we have to know the long term and short term behavior of mechanical subsystem. The main idea of holistic modeling is illustrated in the paper, and energy processor model can be digested more from some references. But it seems to the author that inference properties of holistic modeling and energy processor models are not widely known and used. Due to its fractal properties, they can be used to model the behavior of the part as well as the whole system, enabling to trace the energy flow, dissipation and wear inside the system.
Źródło:
Diagnostyka; 2003, 29; 7-14
1641-6414
2449-5220
Pojawia się w:
Diagnostyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System przetwarzania i wizualizacji sygnałów szybkozmiennych wykorzystujący proces sygnałowy
System for processing and visualization of high speed signals using signal processor
Autorzy:
Głomb, G.
Borkowski, J.
Mroczka, J.
Powiązania:
https://bibliotekanauki.pl/articles/158348.pdf
Data publikacji:
2004
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
oscyloskop cyfrowy
analizator widma
procesor sygnałowy
FFT
digital oscilloscope
spectrum analyser
signal processor
Opis:
W niniejszej pracy został przedstawiony system przetwarzania i wizualizacji sygnałów szybkozmiennych wykorzystujący procesor syganłowy i komputer PC. Omówiono strukturę poszczególnych bloków tego systemu oraz funkcje jakie realizują. W celu prezentacji funkcjonalności i elastyczności systemu została w nim zaimplementowana aplikacja oscyloskopu cyfrowego z analizatorem widma.
In this paper the system for processing and visualization of high speed signals using signal processor and PC computer was presented. The structure of the system blocks and realized functions were discussed. A block diagram of this system was shown. To present functionality and flexibility of this system the application of the digital oscilloscope with the spectrum analyser was implemented. In a screenshot of the ADLab software that controls the digital oscilloscope on the PC computer was shown.
Źródło:
Pomiary Automatyka Kontrola; 2004, R. 50, nr 7-8, 7-8; 32-34
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System sterowania cyfrowego DLH z procesorami DSP i układami CPLD/FPGA - nowe moduły jednostek centralnych
New CPU modules for digital control system DLH based on digital signal processors and programmable logic
Autorzy:
Dębowski, L.
Powiązania:
https://bibliotekanauki.pl/articles/159208.pdf
Data publikacji:
2005
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Elektrotechniki
Tematy:
moduł jednostki centralnej
system sterowania DLH
procesor DSP
układy programowalne CPLD/FPGA
Opis:
Przedstawiono architekturę elastycznego systemu sterowania DLH przeznaczonego do współczesnych urządzeń energoelektronicznych i pomiarowych. Omówiono własności nowych generacji procesorów DSP. Przedstawiono nowe rozwiązania szybkich modułów jednostek centralnych z procesorami sygnałowymi i układami programowalnymi CPLD/FPGA. Podano przykłady zastosowań zaproponowanych rozwiązań.
The paper presents an overview of the flexible digital control system DLH. The system is dedicated for advanced power electronics and industrial measurement applications. The basic features of high-peformance 32-bit digital signal processors are summarized. New designs of fast CPU modules based on DSPs and CPLDs/FPGAs with some application examples of the DLH system are presented.
Źródło:
Prace Instytutu Elektrotechniki; 2005, 222; 139-162
0032-6216
Pojawia się w:
Prace Instytutu Elektrotechniki
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Aplikacja transformacji SPWVD w pomiarach jakości energii elektrycznej z wykorzystaniem procesora DSP
The application of SPWVD transformation in power quality measurements with DSP processor use
Autorzy:
Szmajda, M.
Mroczka, J.
Powiązania:
https://bibliotekanauki.pl/articles/153262.pdf
Data publikacji:
2006
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
jakość energii elektrycznej
transformacja Wignera-Ville'a
procesor DSP
power quality
Wigner-Ville transformation
DSP processor
Opis:
W artykule przedstawiono badania dotyczące zastosowania wygładzonej pseudo-transformacji Wignera-Ville'a w pomiarach wybranych parametrów jakości energii elektrycznej. Przeprowadzono analizę wyników badań transformacji najczęściej występujących zakłóceń sygnału elektroenergetycznego takich jak: harmoniczne, wolne (zapady, podwyższenia napięcia) i szybkie zmiany napięcia (fliker) oraz przepięcia przejściowe sinusoidalne eksponencjalnie tłumione. "Sygnałem elektroenergetycznym" autorzy nazywają sygnał sinusoidalny o częstotliwości 50Hz oraz nominalnej wartości skutecznej 230V, mający na celu modelować przebieg napięcia sieci zasilającej niskiego napięcia. Zaprezentowano również aplikację metody w systemie mikroprocesorowym zbudowanym w oparciu o procesor sygnałowy DSP.
The paper presents the research concerning the Smoothed Pseudo Wigner-Ville Distribution in power quality parameters measurement. Also, some investigations of SPWVD results of most frequently appearing disturbances in the power network were done. The disturbances include harmonics, slow (sags, swells) and fast voltage changes (flicker) and fast transients. The application of the method in DSP microprocessor system were presented.
Źródło:
Pomiary Automatyka Kontrola; 2006, R. 52, nr 10, 10; 70-72
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ocena wydajności procesorów wbudowanych w układy FPGA
Evaluation of performance of processors embedded in FPGAs systems
Autorzy:
Sondej, T.
Zagoździński, L.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/208418.pdf
Data publikacji:
2006
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
układy cyfrowe
procesor sprzętowy
procesor programowy
benchmark
system-on-chip
FPGA
digital systems
hard-processor
soft-processor
Opis:
W artykule przedstawiono ocenę wydajności sprzętowego (PowerPC) i programowego (MicroBlaze) procesora, wbudowanego w układ FPGA typu Virtex-4 firmy Xilinx. Uzyskane miary wydajności zestawiono z wynikami uzyskanymi dla procesorów autonomicznych typu ARM i DSP. Opisane szczegółowe porównanie procesorów wbudowanych w układ FPGA może pomóc projektantowi w wyborze sprzętowego lub programowego procesora dla różnych aplikacji oraz daje ogólną ich ocenę w porównaniu z procesorami autonomicznymi. Badania wydajności przeprowadzono na dwa sposoby: pierwszy dotyczył testów dla jednakowej częstotliwości pracy zegara (100 MHz) i różnych konfiguracji pamięci, natomiast drugi przeprowadzono dla częstotliwości maksymalnych.
This paper describes a simple, yet effective and convenient method for evaluation of the computing performance of hard- and soft-processor (PowerPC and Micro-Blaze, respectively) embedded in Virtex-4 FPGA from Xilinx. Experimental results have been compared with standalone ARM and DSP microprocessors. Detailed comparison of the performance of both processors is presented to help designers to choose between the hard- and soft-processor in different applications. This comparison has been performed in twofold way: the PowerPC and Micro-Blaze cores have been tested at the same clock frequency (100 MHz) for some available configurations of the memory subsystem, and maximum performance factors of both cores have been measured using maximum clock speed.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2006, 55, sp.; 27-42
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Identyfikacja dynamiki metodą dwóch czujników w środowisku programowo-sprzętowym Matlab/Simulink-TMS320C6713 DSK
Two-sensor-method in blind identification of sensors dynamics using Matlab/Simulink and TMS320C6713 DSK
Autorzy:
Gryś, S.
Minkina, W.
Powiązania:
https://bibliotekanauki.pl/articles/152387.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
korekcja błędów dynamicznych czujnika
cyfrowy filtr adaptacyjny
algorytm RLS
procesor sygnałowy
Matlab
sensor`s dynamical error correction
digital adaptive filter
RLS algorithm
digital signal processor
Opis:
W artykule przedstawiono sposób implementacji algorytmu adaptacyjnej korekcji błędów dynamicznych metodą dwóch czujników. Zadanie zrealizowano w środowisku Matlab/Simulink z wykorzystaniem filtrów adaptacyjnych FIR ze strojeniem parametrów wg algorytmu RLS. Zastosowanie pakietu Matlab R14 pozwoliło na symulację działania elementów układu pomiarowego, a przede wszystkim, za pośrednictwem odpowiednich narzędzie programistycznych generację kodu maszynowego dla procesora sygnałowego TMS320C6713. W rezultacie korektor adaptacyjny został zrealizowany sprzętowo przez rzeczywisty procesor DSP firmy Texas Instruments umieszczony w systemie uruchomieniowym DSK.
In many cases dynamical error due to the sensor`s dynamics is a considerable part of measurement error. Therefore one of measuring system objectives is to minimize this error. If the sensor`s dynamics is time-varying due to dependence on the measured quanity then continous identification of the dynamics model and on-line error correction must be carried out. This task can be realized for example with use of a second sensor with different dynamical properies. In the paper there is presented an implementation of a two-sensor method in Matlab R14 and Simulink enviroment. The TMS320C6713 DSK system including Texas Instruments DSP processor, cooperating with Matlab/Simulink, is applied to correct the dynamical error due to sensor's dynamics.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 9 bis, 9 bis; 202-205
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Prototypowy system stereowizyjny typu Machine Vision –działanie i dokładność
Prototype sterovision system of machine vision type – operation and accuracy
Autorzy:
Rzeszotarski, D.
Sawicki, P.
Ostrowski, B.
Powiązania:
https://bibliotekanauki.pl/articles/130480.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Geodetów Polskich
Tematy:
kamera cyfrowa
system stereowizyjny
dysparycja
dokładność
procesor sygnałowy
digital camera
stereovision system
disparity
accuracy
signal processor
Opis:
W pracy przedstawiono istotę działania i wstępna ocenę dokładności prototypowego cyfrowego systemu stereowizyjnego, który stanowi podstawę konstrukcji urządzenia wspomagającego osobę niewidoma w percepcji otoczenia (projekt badawczy realizowany w Instytucie Elektroniki Politechniki Łódzkiej). W prototypowej wersji systemu zastosowano 2 kolorowe kamery cyfrowe Flea® firmy Point Grey (rozdzielczość 1024×768, interfejs IEEE 1394), wyposażone w obiektywy Ernitec f = 3.5 mm. Kalibracja kamer została przeprowadzona za pomocą programu wspomaganego biblioteką OpenCV (Intel® Open Source Computer Vision Library). Proces automatycznego wyznaczenia gęstej mapy dysparycji (mapy paralaks podłu_nych) został wsparty algorytmem dopasowującym obszary (winx×winy - okno korelacji). Zastosowana miara podobieństwa jest suma wartości bezwzględnych różnic SAD (Sum of Absolute Differences), obliczana technika „przesuwanych okien” (sliding window). Poszukiwanie wiarygodnych minimów miary SAD jest wykonywane w czterech krokach przez znalezienie minimum globalnego SADmin oraz trzech najmniejszych wartości SAD1 < SAD2 < SAD3. Za pomocą mapy dysparycji i parametrów orientacji zewnętrznej modelu (macierze przekształcenia MR , ML) wyznaczane są współrzędne 3D sceny. Algorytm segmentacji sceny 3D realizuje w trybie iteracyjnym detekcje płaszczyzn oraz obiektów „przeszkód”. Procedura akwizycji obrazów cyfrowych, generowanie mapy dysparycji i segmentacji zostały zaimplementowane na platformie procesora sygnałowego DSP (Digital Signal Processor). Ocenę dokładności systemu wykonano na podstawie stereopar zdjęć cyfrowych (baza zdjęć B = 80.75 mm) dwóch przestrzennych pól testowych. Współrzędne 3D punktów zostały wyznaczone na podstawie wygenerowanej gęstej mapy dysparycji (okno korelacji wyniosło 25×25pikseli). Algorytm dysparycji wykrył średnio ca 72 % sygnalizowanych punktów kontrolnych. Średnia odchyłka kwadratowa dla współrzędnych 3D w układzie współrzędnych systemu stereowizyjnego wyniosła _XYZ = ±39.6 mm (test 1) oraz _XYZ = ±124.1 mm (test 2). Średnia odchyłka kwadratowa dla współrzędnych X, Y, Z po transformacji 3D do układu obiektu wyniosła _XYZ = ±72 mm (test 1) oraz _XYZ = ±74 mm (test 2).
The prototype of digital stereovision system is presented along with its procedures, main parts and its accuracy evaluation. The presented system is a prototype for vision module in electronic travel aid device for the blind, being designed and developed in Institute of Electronics in Technical University of Lodz. The system consists of two Flea type Point Grey digital cameras (resolution of 1024×768, IEEE 1394 interface) and Ernitec f = 3.5 mm objective). The cameras calibration was performed by means of the software using OpenCV library (Intel® Open Source Computer Vision Library). The process of automatic computation of dense disparity maps was performed by the stereo matching local algorithm (with correlation window of a given size). The measure of similarity is defined as a sum of absolute differences (SAD) between pixels form windows surrounding the compared pixels. The SAD values are calculated with the use of sliding window method in order to obtain real time speed of dense disparity maps computation. The procedure of finding rob ust minimum SAD values consists of four steps: searching for global minimum value SADmin and three other smallest values SAD1 < SAD2 < SAD3. The 3D scene coordinates are calculated by means of disparity map values and model exterior orientation parameters (transformation matrices MR , ML). 3D scene segmentation algorithm detects planes and surrounding objects, obstacles. The digital images acquisition, disparity and segmentation map generation are implemented on the DSP (Digital Signal Processor) platform. The accuracy of the system is evaluated by analysing stereo pairs of digital pictures of two different 3D test fields. The base line of stereoscopic set of cameras used in the system was B = 80.75 mm. 3D coordinates were computed by means of dense disparity map values (search window of the matching algorithm was of the size 25×25 pixels) The average effectiveness of signalised check points detection by disparity algorithm was 72 %. RMSE for 3D object coordinates in the stereovision system was _XYZ = ±39.6 mm (test 1) and _ XYZ = ±124.1 mm (test 2). RMSE for X,Y,Z coordinates after 3D transformation into the object coordinates system was _XYZ = ±72 mm (test 1) and _XYZ = ±74 mm (test 2).
Źródło:
Archiwum Fotogrametrii, Kartografii i Teledetekcji; 2007, 17b; 717-727
2083-2214
2391-9477
Pojawia się w:
Archiwum Fotogrametrii, Kartografii i Teledetekcji
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zintegrowany odbiornik cyfrowy spektrometru EPR
Integrated Digital Receiver for the EPR Spectrometer
Autorzy:
Froncisz, W.
Gurbiel, R.
Kasperek, J.
Kozioł, J.
Kucharzyk, M.
Rajda, P. J.
Powiązania:
https://bibliotekanauki.pl/articles/155675.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPGA
procesor wbudowany
PowerPC
EPR
embedded processor
Opis:
W pracy przedstawiono koncepcję zintegrowanego, cyfrowego odbiornika spektrometru EPR (elektronowego rezonansu paramagnetycznego), przeznaczoną do realizacji w technologii SoC na platformie Virtex-II Pro. Krótko opisano środowisko eksperymentu EPR, skupiając się na interesujących aspektach projektu, m.in. wykorzystaniu wbudowanego procesora. Zaprezentowano budowę całego systemu przetwarzania danych, składającego się z: interfejsu szybkiego przetwornika analogowo-cyfrowego, jednostki wstępnego przetwarzania (akumulacji) danych oraz wbudowanego procesora PowerPC 405, realizującego końcową obróbkę danych. Omówiono interesujące szczegóły konstrukcyjne interfejsu przetwornika, strukturę bloku wstępnej akumulacji danych, blok sterownika oraz podsystem sygnałów zegarowych. Przedstawiono także architekturę nadrzędnego systemu procesorowego, opartego na mikroprocesorze PowerPC. Opisano metodologię i wykorzystane narzędzia projektowe, jak również sposób weryfikacji układu i wyniki testów.
The paper describes a design of an integrated digital receiver for the Electron Paramagnetic Resonance spectrometer. The design, based on a SoC technology, utilizes the PowerPC processor embedded in the Virtex-II Pro FPGA. Description shortly introduces an experimental environment (Fig. 1), focusing on interesting FPGA design issues. Two concepts of the device are presented. The first one was developed with the use of DSP (Fig. 2), and another includes an embedded microprocessor (Fig. 3). The design of FPGA includes a digital interface for fast, 800Msps analog-to-digital converter. Another important part of the design is a digital signal preprocessing unit, allowing fast, multiple data accumulation for separation weak signals from the noise. There are also given some details on construction of dual-ported accumulation buffers, accumulation controller and clocking system. Additionally the unit provides some means to control the remaining part of a measurement device as well as the pulse stimulation generator.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 89-91
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ocena percepcji mowy w funkcji zaprogramowanej ilości maksimów spektralnych u pacjentów dorosłych z implantem ślimakowym
Autorzy:
Stieler, Olgierd
Obrębowska, Zofia
Powiązania:
https://bibliotekanauki.pl/articles/1398741.pdf
Data publikacji:
2008
Wydawca:
Index Copernicus International
Tematy:
wszczep ślimakowy
procesor mowy
maksima spektralne
zrozumiałość mowy
Opis:
Subjects. 11 adults cochlear implant users, age since 18 till 70 years old (mean 43); 6 male and 5 female; diagnosis-postlingual deafness; used CI over 3 years. Method. The aim of study was evaluation of an optimal number of spectral speech coding maxima. The speech audiometry in free fi eld for programmed 8, 10 and 12 spectral maxima and subjective evaluation of quality of speech perception in different acoustic environmental were performed. Results. Results of the study showed the better speech intelligibility for programmed 8 (approx. 54%) and 10 spectral maxima (27%). Conclusion. The number of speech spectral maxima over 10 is not necessary to increasing of speech intelligibility. In the BTE (behind the ear) speech processor the power consumtion were important reduced for 8 spectral maxima. Application of 810 number of maxima is optimal in fi rst session (switch-on) programming of speech processor.
Źródło:
Polish Journal of Otolaryngology; 2008, 62, 6; 769-772
0030-6657
2300-8423
Pojawia się w:
Polish Journal of Otolaryngology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zastosowanie procesora sygnałowego TMS320F2812 w cyfrowym sterowaniu silnikiem obcowzbudnym prądu stałego
DSP TMS320F2812 application in digital control system of separately excited DC motor
Autorzy:
Sieklucki, G.
Sykulski, R.
Zdrojewski, A.
Powiązania:
https://bibliotekanauki.pl/articles/320267.pdf
Data publikacji:
2008
Wydawca:
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
Tematy:
przekształtnikowy napęd prądu stałego
regulacja prędkości kątowej
kryterium kształtu
cyfrowy układ regulacji
procesor sygnałowy DSP
converter DC drive
angular speed control
form criterion
digital control system
processor DSP
Opis:
Przedstawiono standardową strukturę kaskadowego układu regulatorów w cyfrowym układzie sterowania napędem prądu stałego. Zaprezentowano metodę doboru nastaw regulatorów prądu i prędkości. Omówiono procesor DSP TMS320F2812 pod kątem zastosowania w układzie sterowania napędem elektrycznym. Omówione zagadnienia poparto wynikami badań laboratoryjnych.
Standard structure of digital cascade controller system in DC drive is presented. Speed and current controller parameters selection methods are proposed. Processor DSP in converter DC drive is presented and result of this control system are discussed.
Źródło:
Elektrotechnika i Elektronika; 2008, 27, 1; 48-55
1640-7202
Pojawia się w:
Elektrotechnika i Elektronika
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metoda usuwania duchów na przykładzie akwizycji obrazów HDR z wykorzystaniem wspomagania sprzętowego GPU
Ghosts removal approach for high dynamic range images acquisition based on GPU
Autorzy:
Tomaszewska, A.
Markowski, M.
Powiązania:
https://bibliotekanauki.pl/articles/154035.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
usuwanie duchów
programowalny procesor graficzny
akwizycja obrazów HDR
ghosts removal
graphics processing unit
HDR images acquisition
Opis:
W artykule zaprezentowano szybką i w pełni automatyczną technikę wykrywania i usuwania duchów, powstających w wyniku składania sekwencji zdjęć danej sceny. Prezentowane podejście umożliwia rejestrację sceny bez konieczności wykorzystania specjalistycznego sprzętu. Działanie algorytmu zaprojektowanego pod kątem implementacji sprzętowej z wykorzystaniem procesora GPU oraz zaprezentowano na przykładzie algorytmu akwizycji obrazów o szerokim zakresie dynamiki, weryfikując jego poprawność za pomocą algorytmu HDR VDP.
In the paper we present the method for fast and full automatic approach for ghosts removal on programmable graphics hardware. The technique is based on probability maps that are calculated with comparison function from sequences of hand-held photographs. In practice, several basic problems occur when taking an image sequence. First, the camera is moving which causes images to misalign. This results in a blurry image. Secondly, objects are in movement causing ghost artifacts. In the paper we present a technique for acquisition of non-static scenes. The algorithm we implement as a part of system for acquisition of hand-held high dynamic range (HDR) images. Our application of this technique allows to create correct HDR image based on a simple sequence of the LDR (Low Dynamic Range) photographs with overlapped ghost regions. Additionally, the application aligns photographs and provides image de-noising. Most of computations are efficiently performed on GPU with the use of vertex and pixel shaders. We compare the performance of GPU-based implementation with standard approach and validated our results via HDR VDP (ang. High Dynamic Range Visual Difference Predicator) algorithm. The paper is organized as follows. In section 2 previous works are discussed. In section 3, the application of our HDR acquisition technique and its hardware implementation are presented. Section 4 shows achieved results. Finally we have concluded the paper.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 678-680
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Aplikacja wspomagająca projektowanie struktury procesorów programowalnych w układach FPGA
FPGA soft processor design tool
Autorzy:
Kapruziak, M.
Powiązania:
https://bibliotekanauki.pl/articles/154775.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor programowalny
FPGA
soft processor
Opis:
Przejście z implementacji systemu na mikroprocesorze do wykorzystania układu FPGA jest często trudne. Zazwyczaj nie opłaca się poświęcenie czasu na przepisanie kodu już zaimplementowanych algorytmów. Skuteczniejszym rozwiązaniem jest przeniesienie samej struktury oryginalnego procesora do wnętrza układu FPGA. Zadanie przeniesienia struktury można częściowo zautomatyzować i przyspieszyć proponując właściwą aplikację wspomagającą. Aplikacja taka mogłaby także być efektywną pomocą dydaktyczną do prezentacji i eksperymentowania na różnych architekturach komputerów. W artykule przedstawiono propozycją właśnie takiej aplikacji.
While improving current projects, transition form microprocessor based system to FPGA is often not straightforward. Time spent on code rewriting is not usually considered cost-effective. It seems to be more effective to implement the structure of a considered processor directly on FPGA and transfer the code unmodified. The task of cloning a real processor into FPGA structure could be partly automated and shortened by the right programming environment. Such environment could also serve as a helpful and efficient teaching tool, allowing students to see architecture at work and experiment with its own modifications. In the paper such an environment is presented. It is partially inspired by LISA project [1], but opposed to that the author tries not to put a user too far away from the resulting code. This environment is rather a time-saving code generator for schematical tasks (Fig. 1). As such, it allows defining the general structure of the resulting Verilog code (Fig. 3) and the parameters for ALU, control unit and bus address space (Figs. 4, 5, 6). Figs. 7 and 8 show examples of the resulting codes. The application is currently mainly used for teaching purposes but is planned to be developed to help in automatic project transformation from microcontrollers to FPGA SoC designs.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 758-760
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Effective real-time computer graphics processing based on depth-of-field effect
Wspomaganie sprzętowe do efektywnego przetwarzania grafiki w czasie rzeczywistym na przykładzie efektu głębi ostrości
Autorzy:
Tomaszewska, A.
Bazyluk, B.
Powiązania:
https://bibliotekanauki.pl/articles/154559.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
efekt głębi widzenia
zakres widzenia
programowalny procesor graficzny
przetwarzanie grafiki 3D
depth of field effect
circle of confusion
graphics processing unit
3D computer graphics processing
Opis:
In this paper we present a GPU-based effect of an artificial depth of field, which varies with the distance from camera of the point that the user is looking at. Depth of field greatly enhances the scene's realism. The goal of our technique is the 3D approach with the user interaction that relies on the simulation of gaze point. Most of the computations are efficiently performed on the GPU with the use of vertex and pixel shaders.
W artykule zaprezentowano sprzętową implementację efektu głębi widzenia. Opracowane podejście zoptymalizowano wykorzystując informację o punkcie skupienia wzroku użytkownika. W artykule główną uwagę skoncentrowano na efekcie zachowania ostrości wyłącznie dla tego fragmentu sceny, na którym w danym momencie skupiony jest wzrok obserwatora. Działanie algorytmu zaprojektowano pod kątem implementacji sprzętowej z wykorzystaniem programowalnych jednostek cieniowania wierzchołków oraz fragmentów. Do synchronizacji shaderów (programów uruchamanych na karcie) oraz transferu danych pomiędzy pamięcią główną a GPU wykorzystano procesor CPU, a wszystkie dane przechowano w postaci 32-bitowych tekstur. W implementacji, moduły algorytmu wykonujące operacje macierzowe korzystały z obiektu bufora ramki umożliwiającego generowanie wyniku do tekstury zamiast do standardowego bufora okna. W celu prezentacji efektu głębi widzenia stworzono aplikację umożliwiającą przetestowanie wydajności algorytmu wykorzystującego informację o punkcie skupienia wzroku uzyskując wzrost wydajności nawet do 40% w porównaniu z podejściem bez optymalizacji [2]. W rozdziale 2 artykułu zaprezentowano przegląd istniejących algorytmów symulujących efekt głębi widzenia. Prezentowane podejście oraz jego implementację sprzętową przedstawiono w rozdziale 3. Rezultaty działania metody zaprezentowano w rozdziale 4 a podsumowanie w rozdziale 5.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 675-677
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Integracja narzędzi przetwarzania sygnałów pakietu MATLAB/Simulink oraz środowiska CoDeveloper w projektowaniu aplikacji wbudowanych z użyciem FPGA
Integration of MATLAB/Simulink signal processing with CoDeveloper FPGA C based programming tool for embedded system design
Autorzy:
Garncarek, S.
Olech, B.
Powiązania:
https://bibliotekanauki.pl/articles/154734.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
rekonfigurowalne tablice logiczne
systemy wbudowane
procesor konwergentny
FPGA
embedded systems
convergent procesor
Opis:
Celem prezentowanej pracy była analiza wykonalności, a następnie zaprojektowanie, implementacja i przetestowanie oryginalnego oprogramowania wpierającego proces projektowania systemów wbudowanych. Chodziło o możliwość połączenia zalet oprogramowania narzędziowego szybkiego wytwarzania aplikacji rekonfigurowalnych (CoDeveloper; Impulse) z możliwościami narzędzi graficznego projektowania i obrazowania (MATLAB/Simulink). Założony cel został osiągnięty.
Computation platforms of embedded systems evolved, from being based on traditional microcontrollers and signal processors separately, to complex systems built with FPGA devices [1, 2]. However, complexity of hardware description languages and hardware skills requirements were the major limitations of generalization of these naturally evolved platforms in embedded systems design. The solution was to create tools that could give software developers a possibility to use the potential of programmable logic devices without considerable knowledge of hardware and hardware description languages [5]. This work presents an idea of bridging two different design tools; CoDeveloper [9] and MATLAB/Simulink [8] in context convergent processor paradigm [3, 4]. As the result, virtually new environment (Integrating Application) for devel-opment, simulation and verification of digital signal processing algorithms in embedded system domain was created. Fig. 1 shows the block diagram of Integrating Application structure in which it is possible to exchange data in real time with reconfigurable embedded system hardware being under development. Connection of these two tools allows getting additional features that support development process, and which are beyond the basic sum of features originally offered by these tools separately. Smulink models can represent Impulse C models, to mention the one characteristic.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 761-764
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 51

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies