Temat: phase locked loops - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Electromechanical system-in-package carbon nanotube VCO
Autorzy:: Kauth, C.
Pastre, M.
Kayal, M.
Powiązania:: https://bibliotekanauki.pl/articles/397943.pdf
Data publikacji:: 2013
Wydawca:: Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:: analytical models
carbon nanotubes
circuit analysis
closed loop systems
nanoelectromechanical systems
oscillators
phase locked loops
modele analityczne
nanorurki węglowe
analiza obwodowa
układ sprzężenia zwrotnego
układy nanoelektromechaniczne
pętla synchronizacji fazowej
PLL
Opis:: Encapsulated tunable electromechanical oscillators are a milestone on the road to smart dust sensor nodes. To foster the advent of ultrahigh system sensitivity thanks to novel technologies, a computationally light analytical and semi-empirical model for carbon nanotube resonator dynamics, electromechanical and piezoresistive properties is presented. This model is the breeding ground for the subsequent design and integration of a phase locked loop and feedback circuitry, which form an adaptive closed-loop oscillator for actuation, detection and sustainment of the nanotube’s motion. Closed-loop operation and tube stretching make the system Widely universal and invariant to spreads in nanotube characteristics.
Źródło:: International Journal of Microelectronics and Computer Science; 2013, 4, 4; 153-158
2080-8755
2353-9607
Pojawia się w:: International Journal of Microelectronics and Computer Science
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 2.

Tytuł:: AMC timing receiver and clock synthesizer module for the LLRF system
Autorzy:: Czuba, K.
Bou Habib, S.
Sikora, D.
Powiązania:: https://bibliotekanauki.pl/articles/398053.pdf
Data publikacji:: 2010
Wydawca:: Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:: zegary
pętle fazowe
jitter na synchronizację czasową
clocks
phase locked loops
timing jitter
ATCA
Opis:: The new LLRF system architecture based on the ATCA platform was developed and tested at FLASH. The LLRF system require generation of highly stable clock and trigger signals for high precision data processing and synchronous system operation. This paper describes the conception, design and performance test results of the updated AMC module designed to fulfill the LLRF system timing synchronization needs. This module contains three independent clock synthesizers that are able to generate LVDS clock signals in the range of 10 MHz to 100 MHz. These signals are transmitted over the AMC connector and can be distributed over the entire ATCA crate.The clock synthesizers can be synchronized either by an internal quartz oscillator or an external phase reference signal provided to the board either via the AMC edge connector or via a front panel socket. This assures flexibility when using the board for tests and for the LLRF system operation. Besides clock synthesizers the AMC card contains also an optical receiver suited to convert and decode FLASH timing signals distributed in the FLASH accelerator system.
Źródło:: International Journal of Microelectronics and Computer Science; 2010, 1, 2; 125-130
2080-8755
2353-9607
Pojawia się w:: International Journal of Microelectronics and Computer Science
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Informacja

Wyszukujesz frazę "phase locked loops" wg kryterium: Temat

Źródło danych

Dostawca treści

Kolekcja

Rok wydania

Wydawca

Temat

Autor

Typ dokumentu

Język