Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "phase locked loop" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 16
Tytuł:
Synchronization of Three-Phase PWM Rectifiers with Unbalanced and Distorted Grid Voltage
Autorzy:
Rafał, K.
Bobrowska-Rafał, M.
Powiązania:
https://bibliotekanauki.pl/articles/115737.pdf
Data publikacji:
2011
Wydawca:
Fundacja na Rzecz Młodych Naukowców
Tematy:
phase locked loop
symmetrical components
PWM rectifier
Opis:
This paper presents method of synchronization of three-phase PWM rectifier with unbalanced and distorted grid voltage. An algorithm to extract symmetrical components from instantaneous grid voltages is presented. Phase Locked Loop algorithm is described to synchronize with positive voltage sequence.
Źródło:
Challenges of Modern Technology; 2011, 2, 1; 45-50
2082-2863
2353-4419
Pojawia się w:
Challenges of Modern Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A 800 µW 1 GHz Charge Pump Based Phase-Locked Loop in Submicron CMOS Process
Autorzy:
Zaziabl, A. J.
Powiązania:
https://bibliotekanauki.pl/articles/226693.pdf
Data publikacji:
2010
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
charge pump phase-locked loop
CPPLL
phase-locked loop
PLL
frequency multiplication
VCO
CCO
charge pump
PFD
V-I converter
Opis:
Demand of modern measurement systems in submicron CMOS process introduced new challenges in design of low power high frequency clock generation systems. Technical possibilities for clock generation using classical oscillator based on a quartz filter is limited to tens of megahertz. Thus, 1 GHz clock generation is not possible without a frequency multiplier system. It is difficult to achieve, because in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power charge pump phase-locked loop (CPPLL) with the center frequency of 1 GHz. It combines various modern circuit techniques, whose main aim is to lower power consumption, which is below 800µW for the whole PLL, while maintaining good noise properties, where the jitter rms is 8.87 ps. The proposed phase-locked loop is designed in 0.18 µm CMOS process.
Źródło:
International Journal of Electronics and Telecommunications; 2010, 56, 4; 411-416
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modified Dual Second-order Generalized Integrator FLL for Frequency Estimation Under Various Grid Abnormalities
Autorzy:
Patil, K. R.
Patel, H. H.
Powiązania:
https://bibliotekanauki.pl/articles/136260.pdf
Data publikacji:
2016
Wydawca:
EEEIC International Barbara Leonowicz Szabłowska
Tematy:
grid synchronization
phase-locked loop
frequency locked loop
second order generalized integrator
Opis:
Proper synchronization of Distributed Generator with grid and its performance in grid-connected mode relies on fast and precise estimation of phase and amplitude of the fundamental component of grid voltage. However, the accuracy with which the frequency is estimated is dependent on the type of grid voltage abnormalities and structure of the phase-locked loop or frequency locked loop control schemes. Among various control schemes, second-order generalized integrator based frequency- locked loop (SOGI-FLL) is reported to have the most promising performance. It tracks the frequency of grid voltage accurately even when grid voltage is characterized by sag, swell, harmonics, imbalance, frequency variations etc. However, estimated frequency contains low frequency oscillations in case when sensed grid-voltage has a dc offset. This paper presents a modified dual second-order generalized integrator frequency-locked loop (MDSOGI-FLL) for three-phase systems to cope with the non-ideal three-phase grid voltages having all type of abnormalities including the dc offset. The complexity in control scheme is almost the same as the standard dual SOGI-FLL, but the performance is enhanced. Simulation results show that the proposed MDSOGI-FLL is effective under all abnormal grid voltage conditions. The results are validated experimentally to justify the superior performance of MDSOGI-FLL under adverse conditions.
Źródło:
Transactions on Environment and Electrical Engineering; 2016, 1, 4; 10-18
2450-5730
Pojawia się w:
Transactions on Environment and Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Design and Simulation of Direct and Indirect Back EMF Sliding Mode Observer for Sensorless Control of PMSM
Autorzy:
Petro, Viktor
Kyslan, Karol
Powiązania:
https://bibliotekanauki.pl/articles/1193886.pdf
Data publikacji:
2020
Wydawca:
Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:
back-EMF sliding mode observer
sensorless control
PMSM
phase-locked loop
Opis:
This article compares two sensorless control algorithms for a permanent magnet synchronous machine (PMSM) based on the back-EMF sliding mode observer (SMO). Indirect SMO (I-SMO) treats the back-EMF voltages as a disturbance. Direct SMO (D-SMO) considers back-EMF voltages as state-space variables. The same phase-locked loop (PLL) is used for both observers for extraction of the rotor position and speed values from the observed back-EMF voltages. In a sensorless control, the observed speed is used as feedback for the PI controller, and the observed position is used in the Park transformations. Both observers have been implemented and tested with standard field-oriented control. Simulation results indicate rather comparable speed and position estimation precision for both, but the D-SMO indicates slightly higher precision in steady-state. Even more, a tuning procedure of the D-SMO is more straightforward when compared to the I-SMO. Thus, the D-SMO was further verified experimentally with the OP 5600 rapid prototyping device and with a 350 W PMSM drive. Experimental results of the D-SMO are included at the end of the paper.
Źródło:
Power Electronics and Drives; 2020, 5, 40; 215-228
2451-0262
2543-4292
Pojawia się w:
Power Electronics and Drives
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Phase-locked loop technique system with orthogonal signal generator for power electronics controllers
Wykorzystanie układu pętli synchronizacji fazowej z zastosowaniem generatora sygnałów ortogonalnych w energoelektronicznych układach sterowania
Autorzy:
Wyszomirski, M.
Rosołowski, E.
Powiązania:
https://bibliotekanauki.pl/articles/410547.pdf
Data publikacji:
2011
Wydawca:
Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:
phase-locked loop
Orthogonal Signal Generator
frequency estimation
phase-angle detection
power electronics controller
Opis:
This paper presents a Phase-Locked Loop (PLL) scheme with Orthogonal Signal Generator (OSG). The proposed technique enables to eliminate the influence of distortions from the observed signal on proper determination of its parameters as a phase, magnitude or frequency. A simulation model of the system is developed and results of investigation are provided. Some recommendations on the scheme settings for elimination of harmonic and inter-harmonic components are also included. It was verified that the proposed PLL with OSG system can be considered as an useful and effective tool in implementations that require a great accuracy of the phase angle and frequency estimation. The system could be applied in three-phase power systems control units such as FACTS converters or doubly-fed induction generators control scheme. Simulation results demonstrate the effectiveness and robustness of the proposed solution.
W artykule przedstawiono układ pętli synchronizacji fazowej (PSF) z generatorem sygnałów ortogonalnych (GSO). Proponowana technika umożliwia wyeliminowanie wpływu zakłóceń zanalizowanego sygnału na określenie jego parametrów takich jak faza, amplituda czy częstotliwość. Przedstawiono model symulacyjny proponowanego układu i zaprezentowano wyniki doświadczeń. Zawarto także niektóre z zalecanych konfiguracji schematu w celu eliminacji składowych harmonicznych i interharmonicznych sygnału. Dowiedziono, że proponowany system PSF z GSO może być rozpatrywany jako użyteczne i efektywne narzędzie w implementacjach wymagających dużej dokładności estymacji fazy i częstotliwości. Proponowany system może być stosowany w układach sterowania trójfazowych systemów takich jak FACTS lub w układach sterowania generatorów indukcyjnych dwustronnie zasilanych (DFIG). Wyniki symulacji wskazują na skuteczność i poprawność działania zaproponowanego rozwiązania.
Źródło:
Present Problems of Power System Control; 2011, 1; 61-74
2084-2201
Pojawia się w:
Present Problems of Power System Control
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Comparative Analysis of the Efficiency of Detecting Some Amplitude-Phase Modulated Signals in Wireless Communication Systems
Autorzy:
Bondariev, Andriy P.
Horbatyi, Ivan V.
Maksymiv, Ivan P.
Altunin, Sergiy I.
Powiązania:
https://bibliotekanauki.pl/articles/227333.pdf
Data publikacji:
2019
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
8-QAM
8-AMMC
signal-to-noise ratio
noise immunity
phase detector
phase locked loop
Opis:
This article presents the results of the research of noiseimmunity of wireless communication systems using signals that are formed on the basis of eight-position quadrature-amplitude modulation (8-QAM) and eight-position amplitude modulation of many components (8-AMMC). The research was conducted using simulation of a wireless communication system, built using a detector, implemented on the basis of a phase locked loop. The influence of phase locked loop parameters on the detection quality of these signals in the condition of the interference in the communication channel was researched, and a comparative analysis of the noise immunity of wireless communication systems using these signals was carried out.
Źródło:
International Journal of Electronics and Telecommunications; 2019, 65, 3; 449-453
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analysis of Synchrophasor Estimatioo Errors
Autorzy:
Łukowicz, M.
Cygan, S.
Powiązania:
https://bibliotekanauki.pl/articles/410593.pdf
Data publikacji:
2017
Wydawca:
Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:
synchrophasor estimation
dynamic phasor
Fourier transform
Taylor Fourier series
phase locked loop
dynamic filter
Opis:
This papers discusses the analytical analysis of the syochrophasor estimation employed in electrical systems. Short time Fourier trsnsform with the phase locked loop and Taylor Fourier series are analyzed for signals relating to different states which may occor in real power systems. The object is the accurate phasor estimation regardless of the shape of input signal, what for some signal types is cumbersome. As a result of active and reactive power disturbance in a power system, the frequency deviation and amplitude fluctuations may appear in power system signals. As a consequences of short circuits or overvoltages signal changes occur. Ibis leads to unacceptable errors in short time Fourier transform resulting from Fourier transform properties. This paper presents character of occurring errors and their consequences individually for any signal deviation.
Źródło:
Present Problems of Power System Control; 2017, 8; 5-22
2084-2201
Pojawia się w:
Present Problems of Power System Control
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Deliberations about three-phase PLL technologies applied to a grid control of the renewable power system
Autorzy:
Liu, L.
Liu, C.
Powiązania:
https://bibliotekanauki.pl/articles/200960.pdf
Data publikacji:
2015
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
E-PLL
siatka połączona
PLL
SSRF-PL
DDSRF-PLL
grid connected
phase locked loop PLL
Opis:
An efficient phase locked loop (PLL) method is very important to improve the grid-connected efficiency and the locked speed of frequency, phase, and voltage. However, most of literatures only introduce one PLL or one modified PLL method. There are many grid faults due to the grid connection to the renewable power generating system. A comparison and analysis is very important to select the most effective PLL technology for the grid-connected control of the renewable power system. Three PLL technologies are compared at different grid faults, such as single phase voltage drop, two phase voltage drop, frequency deviation, and voltage distortion. Simulation results indicated that different PLL methods have different locked performances at different grid faults.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2015, 63, 1; 261-267
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A Precise and High Speed Charge-Pump PLL Model Based on SystemC/SystemC-AMS
Autorzy:
Ma, K.
Van Leuken, R.
Vidojkovic, M.
Romme, J.
Rampu, S.
Pflug, H.
Huang, L.
Dolmans, G.
Powiązania:
https://bibliotekanauki.pl/articles/227120.pdf
Data publikacji:
2012
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
SystemC/SystemC-AMS
phase locked loop PLL
radio frequency
mixed-signal modeling
hardware description language
Opis:
The Phase Locked Loop (PLL) has become an important part of electrical systems. When designing a PLL, an efficient and reliable simulation platform for system evaluation is needed. However, the closed loop simulation of a PLL is time consuming. To address this problem, in this paper, a new PLL model containing both digital and analog parts based on SystemC/SystemC-AMS (BETA version) is presented. Many imperfections such as Voltage Control Oscillator (VCO) noise or reference jitter are included in this model. By comparing with the Matlab model, the SystemC/SystemC-AMS model can dramatically reduce simulation time. Also, by comparing with Analog Devices ADI SimPLL simulation results, Cadence simulation results and real measurement results, the accuracy of the SystemC/SystemC-AMS model is demonstrated. The paper shows the feasibility of a unified design environment for mixed-signal modelling based on SystemC/SystemC-AMS in order to reduce the cost and design time of electrical systems.
Źródło:
International Journal of Electronics and Telecommunications; 2012, 58, 3; 225-232
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synchronization of national grid network with the electricity ships network in the "shore to ship" system
Synchronizacja elektroenergetycznej sieci krajowej z elektryczna siecią okrętową w systemie "shore to ship"
Autorzy:
Tarnapowicz, D.
Powiązania:
https://bibliotekanauki.pl/articles/409904.pdf
Data publikacji:
2013
Wydawca:
STE GROUP
Tematy:
shore to ship system
synchronization
phase locked loop PLL
system „shore to ship”
synchronizacja
pętla fazowa PLL
Opis:
‘Shore to ship’ system – ships’ power supply from the local electrical substations – is one of the effective ways to limit the negative impact of the ships lying in ports on the environment. Energy infrastructure of the port installation necessary to provide ships with power supply has to be designed so that different types of ships can use it. The important issue concerning ‘shore to ship’ system is the quality of power supply. This can be achieved via sustaining continuity of power supply while switching from the ships’ electrical network over to the national grid. In this article the author presents the way of synchronizing the national grid with the ships’ electrical network during ship’s lying in port. Such synchronization would allow for uninterruptible work of the ship’s electrical devices.
Jednym ze skutecznych sposobów ograniczenia negatywnego wpływu statków cumujących w portach na środowisko jest zastosowanie systemu „shore to ship” – dostawy energii elektrycznej na statki z lokalnych stacji elektroenergetycznych. Infrastruktura energetyczna instalacji portowej niezbędna do zasilania statków musi być zaprojektowana tak, aby możliwa była obsługa różnych typów statków. Ważnym zagadnieniem przy stosowaniu systemu „shore to ship” jest jakość dostaw energii elektrycznej poprzez miedzy innymi zapewnienie ciągłości zasilania przy przełączaniu z elektrycznego zasilania autonomicznego statku na zasilanie z elektrycznej sieci lądowej. W niniejszym artykule przedstawiono sposób synchronizacji elektroenergetycznej sieci lądowej z siecią okrętową podczas postoju statku w porcie zapewniającą bezprzerwową prace okrętowych urządzeń elektrycznych.
Źródło:
Management Systems in Production Engineering; 2013, 3 (11); 9-13
2299-0461
Pojawia się w:
Management Systems in Production Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Low Power PLL for Communication System
Autorzy:
Tyagi, Mohit
Powiązania:
https://bibliotekanauki.pl/articles/1075551.pdf
Data publikacji:
2019
Wydawca:
Przedsiębiorstwo Wydawnictw Naukowych Darwin / Scientific Publishing House DARWIN
Tematy:
True single phase clock (TSPC)
charge-pump (CP)
low - power
low-jitters
phase frequency detector (PFD)
phase locked loop (PLL)
Opis:
This paper presents the design aspects of low power digital PLL. The performance determining parameters of a digital PLL are lock range, capture range, jitter in generated output signal and power consumption. Its performance is mainly governed by two building blocks namely the voltage controlled oscillator (VCO) and phase detector. We have performed the complete analysis of phase noise and power consumption of current starved VCO, a novel D flip-flop based phase detector and transmission gate based charge pump. We have introduced a charge pump which is giving a remarkable reduction in reference spur. As PLL is used for many applications like as a frequency synthesizer, for clock deskewing, for jitter reduction, in FM radios so everyone demands a low cost low power highly integrated PLL design. Best efforts have been made to design a MOSFET based low power, low cost GHz range digital PLL. The main objective of this paper is to design a low power digital PLL which produces a very stable clock signal having jitter less than 1ps, power consumption less than 805uw ,output frequency ranged from 0 to380MHz at a supply voltage of 1.8V.
Źródło:
World Scientific News; 2019, 121; 26-34
2392-2192
Pojawia się w:
World Scientific News
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Smart grids : general review of synchronization techniques
Sieci “smart grids” : wyzwania synchronizacji
Autorzy:
Lipnicki, P.
Powiązania:
https://bibliotekanauki.pl/articles/408553.pdf
Data publikacji:
2013
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
synchronization
smart grids
grid codes
phase locked loop
power electronics
synchronizacja
sieci inteligentne
kody sieci
pętla synchronizacji fazowej
energoelektronika
Opis:
This paper deals with crucial aspect of synchronization in modern power grids. It presents the concept of intelligent networks (“smart grids”), as the future of today’s grid infrastructure. The diversity of different grid codes in regards to the synchronization requirements for different Transmission System Operators (TSO) is discussed. This paper shows the applications of synchronizing algorithms, their role in power grid system.. The methods are classified according to application, the reference frame used and the possibility of using them in single and three phase systems. Proper selection of synchronization algorithms to meet the requirements of TSO’s calls for creation of appropriate evaluation methods. For this reason, at the end of the article quality criteria for the evaluation of synchronizing algorithms were proposed and explained in detail. Finally, the last section states what are the most commonly used methods for grid synchronization.
Niniejszy artykuł zajmuje się kluczowym aspektem, jakim jest synchronizacja w nowoczesnych sieciach elektroenergetycznych. Przedstawia on koncepcję sieci inteligentnych („smart grids”),uważaną jako przyszłość dzisiejszej infrastruktury sieciowej. Omówiono w nim różnice w zakresie przepisów sieci energetycznych różnych operatorów w odniesieniu do wymagań synchronizacji z siecią. Opisane metody sklasyfikowano według ich typowych aplikacji, zastosowanego układu odniesienia i możliwości zastosowania w systemie jedno- lub trójfazowym. Odpowiedni dobór algorytmów synchronizacji by spełnić wymagania TSO postuluje powstanie właściwych metod oceny tych algorytmów. Z tego powodu ostatni punkt artykułu opisuje i wyjaśnia szczegółowo dobrane kryteria oceny jakości algorytmów do synchronizacji. W ostatniej sekcji artykułu pokazano jakie są najczęściej stosowane metody do synchronizacji z siecią.
Źródło:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2013, 3; 18-23
2083-0157
2391-6761
Pojawia się w:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Grid synchronization and symmetrical components extraction with PLL algorithm for grid connected power electronic converters - a review
Autorzy:
Bobrowska-Rafał, M.
Rafał, K.
Jasiński, M.
Kaźmierkowski, M.
Powiązania:
https://bibliotekanauki.pl/articles/200073.pdf
Data publikacji:
2011
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
phase locked loop PLL
symmetrical component extraction
grid synchronization
grid-connected converter
smart grid
renewable energy sources (RES)
voltage dip
higher harmonics
power quality
Opis:
In this paper, a review of Phase Locked Loop (PLL) algorithms and symmetrical component extraction methods intended for grid-connected power electronic converters are presented. Proposed classification is based on voltage representation in three coordinates: natural (abc), stationary (alfa beta) and rotating coordinates (dq). The three selected algorithms are described in details: Dual Second Order Generalized Integrator (DSOGI-PLL), Dual Virtual Flux – both in stationary coordinates. The third one, in rotating dq coordinates, is Dual Synchronous Reference Frame PLL (DSRF-PLL). A comparison of PLL algorithms is presented. Also, selected experimental results are given to verify practical application of discussed algorithms.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2011, 59, 4; 485-497
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Comparision of performance of synchronization algorithms for grid connected power electronics converters according to proposed evaluation quality criteria
Porównanie działania algorytmów synchronizacji dla energoelektronicznych przekształtników podłączonych do sieci według zaproponowanych kryteriów oceny
Autorzy:
Lipnicki, P.
Powiązania:
https://bibliotekanauki.pl/articles/408509.pdf
Data publikacji:
2014
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
synchronization
smart grids
grid codes
phase locked loop PLL
power electronics
renewable energy systems
synchronizacja
sieci inteligentne
kody sieci
pętla synchronizacji fazowej (PLL)
energoelektronika
odnawialne źródła energii
Opis:
In this paper a comparison of synchronization methods for power electronics converters is presented. Proposed evaluation criteria are based on Transmission System Operators requirements, as well as on criteria parameters based on requirements for design, computation and operation under normal/distorted conditions. Additionally a classification of various kinds of synchronization algorithms is discussed with a brief description of the role of power electronics in the modern power systems. All of the tested algorithms were subjected to appropriate tests validating the quality criteria for each of them. The tests were performed in terms of simulations. The investigation results are summarized in the table, which can serve as a basic selection guide.
Niniejszy artykuł zajmuje się porównaniem metod synchronizacji z siecią dla energoelektronicznych przekształtników. Zaproponowane kryteria oceny opierają się na wymaganiach Operatorów Systemów Przesyłowych, a także na wymaganiach związanych z projektowaniem samych algorytmów, mocą obliczeniową i działaniem w warunkach normalnych lub przy zakłóceniach występujących w sieci. Przedstawiono również klasyfikację różnego rodzaju algorytmów służących do synchronizacji razem z ogólnym opisem roli energoelektronicznych układów we współczesnych systemach energetycznych. Wszystkie przedstawione algorytmy zostały zbadane według odpowiednich testów, które pozwoliły na ocenę kryteriów jakości dla każdego z nich. Badania zostały przeprowadzone w formie symulacji. Wszystkie wyniki są podsumowane w formie tabeli, która może służyć jako podstawowy przewodnik do doboru odpowiedniego algorytmu synchronizacji.
Źródło:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2014, 1; 62-65
2083-0157
2391-6761
Pojawia się w:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Niskomocowy generator przestrajany napięciem na częstotliwość 1 GHz jako kluczowa
Low power 1 GHz voltage controlled oscillator as a key part of phase locked loop system in 0.18 žm CMOS process
Autorzy:
Zaziąbł, A.
Powiązania:
https://bibliotekanauki.pl/articles/152667.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
Generator przestrajany napięciem
Generator przestrajany prądem
Konwerter napięcie prąd
pętla fazowa
Multiplikacja częstotliwości
Voltage controlled oscillator
VCO
Current controlled oscillator
CCO
V-I converter
phase locked loop
PLL
frequency multiplication
Opis:
Wymagania współczesnych systemów pomiarowych kierują nowe wyzwania w projektowaniu niskomocowych układów zegarowych wysokich częstotliwości. Możliwości techniczne wytworzenia sygnału przy użyciu klasycznego generatora opartego o filtr kwarcowy są ograniczone do kilkudziesięciu megaherców. Zatem taktowanie układów w zakresie gigahercowym nie jest możliwe bez systemu multiplikacji częstotliwości. Proponowanym rozwiązaniem jest pętla fazowa, której głównym blokiem jest niskoszumny generator przestrajany napięciem. Pobór mocy generatora jest poniżej 300 žW, przy zachowaniu dobrych właściwości szumo-wych, gdzie drżenie fazy jest na poziomie 1,25 ps. Proponowany generator został zaprojektowany w technologii 0,18 žm CMOS.
Demand of modern measurement systems in nuclear science is guided the new challenges in design of low power high frequency clock generation systems. A technical possibility for clock generation using the classical generator based on a quartz filter is limited to tens of megahertz. Thus, the 1 GHz clock generation is not possible without a frequency multiplier system. The task is so difficult to realise, because made in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power voltage controlled oscillator with the center frequency of 1 GHz and pseudo-differential architecture, resistant to process variations and cooperating with charge pump phase locked loop. Power consumption of VCO is below 300 žW, while maintaining good noise properties, where the jitter is 1.25 ps. The proposed generator is designed in 0.18 žm CMOS technology. In this paper the first section describes the architecture of the phase locked loop for which the presented VCO is suited. Then all the functional blocks of the generator are described in detail including a current controlled oscillator, V-I converter and differential to single ended converter. In the last section the simulation results and the method of process variation minimisation are given.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 918-921
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 16

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies