Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "overheads" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-2 z 2
    Tytuł:
    Performance analysis of reactive shortest path and multi-path routing mechanism with load balance
    Autorzy:
    Pham, P.P.
    Perreau, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/307735.pdf
    Data publikacji:
    2003
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    ad hoc networks
    load balance
    multi-path routing protocol
    overheads
    Opis:
    Research on multi-path routing protocols to provide improved throughput and route resilience as compared with single-path routing has been explored in details in the context of wired networks. However, multi-path routing mechanism has not been explored thoroughly in the domain of ad hoc networks. In this paper, we analyze and compare reactive single-path and multi-path routing with load balance mechanisms in ad hoc networks, in terms of overhead, traffic distribution and connection throughput. The results reveals that in comparison with general single-path routing protocol, multi-path routing mechanism creates more overheads but provides better performance in congestion and capacity, provided that the route length is within a certain upper bound which is derivable. The analytical results are further confirmed by simulation.
    Źródło:
    Journal of Telecommunications and Information Technology; 2003, 2; 38-47
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Określenie narzutów wprowadzanych przez wielozadaniowe jądro Xilkernel dla procesora PowerPC 405
    Determining the size of overheads introduced by multitasking Xilkernel for PowerPC 405 processors
    Autorzy:
    Caban, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/157416.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    system wbudowany
    wielozadaniowe jądro z wywłaszczaniem
    narzuty czasowe i pamięciowe
    embedded system
    multitasking preemptive kernel
    time and memory overheads
    Opis:
    System wbudowany, w którym obsługa zdarzeń jest realizowana przez podprogramy wywoływane w pętli głównej programu może nie spełniać stawianych mu wymagań dotyczących czasów reakcji na zdarzenia. Rozwiązaniem problemu może być użycie wielozadaniowego jądra z wywłaszczaniem. Obsługa zdarzeń jest wtedy realizowana przez niezależne zadania o różnym stopniu ważności. Jądro zapewnia obsługę zdarzeń ważniejszych w pierwszej kolejności. Wzrastają jednak: obciążenie procesora i wymagania pamięciowe oprogramowania. W artykule przedstawiono wyniki prac, których celem było określenie tych narzutów wprowadzanych przez jądro Xilkernel.
    An embedded system should react to events in its environment before the end of the determined time. The system is notified about the event occurrence usually by the interrupt request signal. The system software can be designed in such a way that only the event flag is set in the interrupt service routine, whereas the event service is carried out in the routine invoked in the main loop. If the time requirements are difficult or impossible to meet by the software of such structure, the multitasking preemptive kernel is used [1]. The system software is divided into independent tasks of various degrees of importance. The kernel ensures execution of more important tasks before less important ones. However, the kernel code occupies some fixed portion of the program and data memory and its execution takes the extra CPU time. This paper presents results of the research work whose purpose was to determine the size of such overheads introduced by Xilkernel, the multitasking kernel developed by Xilinx [2]. The Virtex-II Pro Development System was used to conduct experiments (Fig. 1). In the FPGA chip, contained in this board, a microprocessor system based on the PowerPC 405 core (one of two in the chip) was implemented (Fig. 2). There were measured the interrupt latency, the task latency and the execution time of kernel services. The results are given in Tables 1 and 2. The results should help embedded systems developer to assess whether a system designed can fulfill the timing requirements.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 3, 3; 312-314
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-2 z 2

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies