- Tytuł:
-
Algorytm odtwarzania zegara transmisji dla pakietowych systemów
Clock recovery algorithm for multi-rate packet radiocommunication systems - Autorzy:
-
Krzak, Ł.
Rzepka, D.
Worek, C. - Powiązania:
- https://bibliotekanauki.pl/articles/154996.pdf
- Data publikacji:
- 2011
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
preambuła
odtwarzanie zegara
transmisja radiowa
preamble
clock recovery
radio transmission - Opis:
-
W artykule zaprezentowano metodę wykorzystania preambuły radiowej ramki transmisyjnej jako nośnika dodatkowych informacji np. o szybkości bitowej pakietu. Metoda ta znajduje zastosowanie w systemach radiokomunikacyjnych o adaptacyjnej przepływności danych i polega na wykorzystaniu i rozróżnianiu więcej niż jednego ciągu synchronizacyjnego. W opisywanym rozwiązaniu układ FPGA odtwarza zegar na podstawie sygnału binarnego w paśmie podstawowym pochodzącego z odbiornika radiowego. W artykule zaprezentowano algorytm detekcji i odtwarzania zegara wraz z metodologią doboru jego parametrów. Przedstawiono analizę prawdopodobieństwa błędnej synchronizacji oraz przykładową implementację wykorzystującą cztery 64-bitowe preambuły.
The paper presents a way of using radio packet preamble as a carrier of additional information about a packet, such as data transmission rate. This method can be used in multi-rate radiocommunication systems and is based on distinguishing more than one preamble, as opposed to IEEE 802.11 standard, which provides special packet fields for that purpose. The algorithm is implemented in a FPGA device which processes base band data from a radio transceiver and feeds it along with the recovered clock to a microcontroller (fig.1). Section 3 describes the algorithm used. The input signal is processed by parallel correlators and a preamble is considered to be detected when one of the outputs goes above a certain threshold (Fig.2). Section 4 presents an analytical model of the system as well as the synchronization error probability definition and estimation. It also provides guidance on how to choose the right preamble sequences. In Section 5 the analytical model is confronted with behavioral simulation of an exemplary system that uses four different 64-bit long preambles (Fig.4). Additionally, two binary sequence families are studied (Fig.5): the Gold codes [4] and minimum peak side lobe codes [6]. This section also presents a method for choosing the threshold level parameter in the preamble detection algorithm. The last section summarizes the paper. - Źródło:
-
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 926-929
0032-4140 - Pojawia się w:
- Pomiary Automatyka Kontrola
- Dostawca treści:
- Biblioteka Nauki
Artykuł