Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "multiply unit" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-2 z 2
    Tytuł:
    Modernizacja elektrycznego zespołu trakcyjnego serii EW60 (6WEb)
    Modernisation of electric multiply units class EW60
    Autorzy:
    Basak, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/251071.pdf
    Data publikacji:
    2007
    Wydawca:
    Instytut Naukowo-Wydawniczy TTS
    Tematy:
    transport kolejowy
    transport szynowy
    zespół trakcyjny
    multiply unit
    rail transport
    Opis:
    Elektryczne zespoły trakcyjne 6WE zaprojektowano w latach 80. XXw. w OBRPSz Poznań. Wykonano dwie jednosctki, których budowę ukończono w 1990 r. 11 lutego 1993r. przyjęto je na stan Lokomotywowni Gdynia Cisowa [1], a 17 listopada 1993r. rozpoczęto eksploatację jednostek w ruchu pasażerskim.
    Źródło:
    TTS Technika Transportu Szynowego; 2007, 5-6; 44-53
    1232-3829
    2543-5728
    Pojawia się w:
    TTS Technika Transportu Szynowego
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    An Efficient Two-phase Clocked Sequential Multiply -Accumulator Unit for Image Blurring
    Autorzy:
    Samanth, Rashmi
    Nayak, Subramanya G.
    Powiązania:
    https://bibliotekanauki.pl/articles/2055255.pdf
    Data publikacji:
    2022
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    multiply-accumulator (MAC) unit
    modified sequential multiplier
    finite state machine (FSM)
    two-phase clockin
    carry-save adder (CSA)
    image blurring
    Opis:
    The multiply-accumulator (MAC) unit is the basic integral computational block in every digital image and digital signal processor. As the demand grows, it is essential to design these units in an efficient manner to build a successful processor. By considering this into account, a power-efficient, high-speed MAC unit is presented in this paper. The proposed MAC unit is a combination of a two-phase clocked modified sequential multiplier and a carry-save adder (CSA) followed by an accumulator register. A novel two-phase clocked modified sequential multiplier is introduced in the multiplication stage to reduce the power and computation time. For image blurring, these multiplier and adder blocks are subsequently incorporated into the MAC unit. The experimental results demonstrated that the proposed design reduced the power consumption by % and improved the computation time by % than the conventional architectures. The developed MAC unit is implemented using standard CMOS technology using CADENCE RTL compiler, synthesized using XILINX ISE and the image blurring effect is analyzed using MATLAB.
    Źródło:
    International Journal of Electronics and Telecommunications; 2022, 68, 2; 307--313
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-2 z 2

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies