Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "multiplikatory" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-2 z 2
    Tytuł:
    Ograniczenia w stosowaniu wzorów empirycznych w obliczeniach przekładni ślimakowych
    Limitations in application of empirical formulas to design of worm gears
    Autorzy:
    Sabiniak, H. G.
    Cichowicz, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/387668.pdf
    Data publikacji:
    2009
    Wydawca:
    Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
    Tematy:
    przekładnie ślimakowe
    multiplikatory
    wzory empiryczne
    transmission
    empirical formula
    Opis:
    Przekładnie ślimakowe zawdzięczają swoją popularność dzięki zwartości konstrukcji, dużemu przełożeniu na jednym stopniu, cichobieżności, płynnemu przenoszeniu napędu i względnie dużej trwałości. Dodatkową ich zaletą jest jeszcze to, że mogą pełnić jednocześnie rolę hamulca w ruchu nawrotnym, przekazując ruch tylko w jedną stronę. Wszystkie te zalety odnoszą się do przekładni ślimakowych pracujących jako reduktory. Przekładnie ślimakowe pracujące jako multiplikatory spotyka się niezwykle rzadko. Służą one wtedy z reguły tylko do przekazywania ruchu, jako elementy kinematyki.
    Worm gears owe their popularity to their compact structure, large ratios at one degree, silent run, smooth driver transmission and relatively great durability. They have additional quality of simultaneous performing the role of brakes in reversible movement and transferring motion in one direction. All these advantages apply to worm gears working as reducers. Worm gears working as multiplicators are extremely rare. They are usually used for transfer of motion as elements of kinematics.
    Źródło:
    Acta Mechanica et Automatica; 2009, 3, 1; 95-97
    1898-4088
    2300-5319
    Pojawia się w:
    Acta Mechanica et Automatica
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Układy arytmetyki stochastycznej i ich implementacja w strukturach FPGA
    Stochastic arithmetic circuits and their implementation in FPGAs
    Autorzy:
    Kawalec, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/153979.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    arytmetyka stochastyczna
    sumatory
    subtraktory multiplikatory
    dokładność przetwarzania
    realizacja sprzętowa
    układy FPGA
    stochastic arithmetic
    adders
    subtractors
    multipliers
    conversion accuracy
    hardware implementation
    FPGA devices
    Opis:
    W artykule przedstawiono podstawowe układy arytmetyki stochastycznej zrealizowane w technice cyfrowej. W celu zapewnienia maksymalnej szybkości działania, syntezę układów arytmetyki stochastycznej przeprowadzono na elementach logicznych i przerzutnikach. Dla specjalizowanych układów sumatorów, subtraktorów, oraz multiplikatorów i układów potęgujących, wyznaczono dokładność przetwarzania. Przeprowadzono ich syntezę i implementację w układach FPGA, wyznaczając szybkość działania.
    The paper presents fundamental circuits of stochastic arithmetic realized by means of digital technology. In order to ensure the maximum operational speed, synthesis of stochastic arithmetic circuits has been performed on logical elements and triggers. Specialized stochastic adders on NOT and NAND elements (Fig.1) as well as on multiplexers (Fig. 3) both without and with randomization of the input data (Fig. 2) have been designed for disjoint events in binary random sequences. Specification of stochastic adders has been conducted in VHDL language, and their verification - in functional simulation mode (Fig. 4). The accuracy of the stochastic adder operation has been determined, whereas synthesis and implementation of these systems in FPGA structure allowed for showing the speed of stochastic adder operation with the frequency of timing exceeding 100 MHz. Similar investigations have been carried out for specialized stochastic subtractors. For independent binary random sequences, stochastic multipliers and squaring circuits (Fig. 6) have been designed, having a structure particularly useful for realization within programmable logical FPGA structures.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 627-629
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-2 z 2

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies