- Tytuł:
-
Niskomocowy generator przestrajany napięciem na częstotliwość 1 GHz jako kluczowa
Low power 1 GHz voltage controlled oscillator as a key part of phase locked loop system in 0.18 žm CMOS process - Autorzy:
- Zaziąbł, A.
- Powiązania:
- https://bibliotekanauki.pl/articles/152667.pdf
- Data publikacji:
- 2010
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
Generator przestrajany napięciem
Generator przestrajany prądem
Konwerter napięcie prąd
pętla fazowa
Multiplikacja częstotliwości
Voltage controlled oscillator
VCO
Current controlled oscillator
CCO
V-I converter
phase locked loop
PLL
frequency multiplication - Opis:
-
Wymagania współczesnych systemów pomiarowych kierują nowe wyzwania w projektowaniu niskomocowych układów zegarowych wysokich częstotliwości. Możliwości techniczne wytworzenia sygnału przy użyciu klasycznego generatora opartego o filtr kwarcowy są ograniczone do kilkudziesięciu megaherców. Zatem taktowanie układów w zakresie gigahercowym nie jest możliwe bez systemu multiplikacji częstotliwości. Proponowanym rozwiązaniem jest pętla fazowa, której głównym blokiem jest niskoszumny generator przestrajany napięciem. Pobór mocy generatora jest poniżej 300 žW, przy zachowaniu dobrych właściwości szumo-wych, gdzie drżenie fazy jest na poziomie 1,25 ps. Proponowany generator został zaprojektowany w technologii 0,18 žm CMOS.
Demand of modern measurement systems in nuclear science is guided the new challenges in design of low power high frequency clock generation systems. A technical possibility for clock generation using the classical generator based on a quartz filter is limited to tens of megahertz. Thus, the 1 GHz clock generation is not possible without a frequency multiplier system. The task is so difficult to realise, because made in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power voltage controlled oscillator with the center frequency of 1 GHz and pseudo-differential architecture, resistant to process variations and cooperating with charge pump phase locked loop. Power consumption of VCO is below 300 žW, while maintaining good noise properties, where the jitter is 1.25 ps. The proposed generator is designed in 0.18 žm CMOS technology. In this paper the first section describes the architecture of the phase locked loop for which the presented VCO is suited. Then all the functional blocks of the generator are described in detail including a current controlled oscillator, V-I converter and differential to single ended converter. In the last section the simulation results and the method of process variation minimisation are given. - Źródło:
-
Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 918-921
0032-4140 - Pojawia się w:
- Pomiary Automatyka Kontrola
- Dostawca treści:
- Biblioteka Nauki
Artykuł