Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "model checking" wg kryterium: Temat


Tytuł:
Improving modified policy iteration for probabilistic model checking
Autorzy:
Mohagheghi, Mohammadsadegh
Karimpour, Jaber
Isazadeh, Ayaz
Powiązania:
https://bibliotekanauki.pl/articles/27312850.pdf
Data publikacji:
2022
Wydawca:
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
Tematy:
probabilistic model checking
Markov decision processes
modified policy iteration
probabilistic reachability
Opis:
Along with their modified versions, value iteration and policy iteration are well-known algorithms for the probabilistic model checking of Markov decision processes. One challenge with these methods is that they are time-consuming in most cases. Several techniques have been proposed to improve the performance of iterative methods for probabilistic model checking; however, the running times of these techniques depend on the graphical structure of the utilized model. In some cases, their performance can be worse than the performance of standard methods. In this paper, we propose two new heuristics for accelerating the modified policy iteration method. We first define a criterion for the usefulness of the computations of each iteration of this method. The first contribution of our work is to develop and use a criterion to reduce the number of iterations in modified policy iteration. As the second contribution, we propose a new approach for identifying useless updates in each iteration. This method reduces the running time of the computations by avoiding the useless updates of states. The proposed heuristics have been implemented in the PRISM model checker and applied on several standard case studies. We compare the running time of our heuristics with the running times of previous standard and improved methods. Our experimental results show that our techniques yields a significant speed-up.
Źródło:
Computer Science; 2022, 23 (1); 63--80
1508-2806
2300-7036
Pojawia się w:
Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modeling and analysis of probabilistic real-time systems through integrating event-b and probabilistic model checking
Autorzy:
Debbi, Hichem
Powiązania:
https://bibliotekanauki.pl/articles/27312896.pdf
Data publikacji:
2022
Wydawca:
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
Tematy:
event-B
probabilistic event-B
real-time probabilistic model checking
PTA
PRISM
Opis:
Event-B is a formal method that is used in the development of safety-critical systems; however, these systems may introduce uncertainty and also need to meet real-time requirements, which make the modeling and analysis of such systems a challenging task. While some works exist that try to extend Event-B with probability and over time, they fail to address both in a single framework. Besides, these works mainly addressed extending the language itself, not integrating extended Event-B with verification. In this paper, we aim to represent both probability and time in the Event-B language, and we will show how such a representation can be automatically translated into the probabilistic timed automata (PTA) that are described in the language of the PRISM probabilistic model checker. This transformation approach would allow us to analyze the probabilistic and time-bounded probabilistic reachability properties of probabilistic real-time systems through probabilistic timed CTL (PTCTL) logic.
Źródło:
Computer Science; 2022, 23 (4); 545--570
1508-2806
2300-7036
Pojawia się w:
Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Quantitative safety analysis of train control system based on statistical model checking
Autorzy:
Lin, Junting
Min, Xiaoqin
Powiązania:
https://bibliotekanauki.pl/articles/2124711.pdf
Data publikacji:
2022
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
train control systems
statistical model checking
safety analysis
hybrid automata
UPPAAL-SMC
system sterowania pociągiem
analiza bezpieczeństwa
automaty hybrydowe
Opis:
With the rapid development of communication technology, the Train-centric Communication-based Train Control (TcCBTC) system adopting the train-train communication mode to reduce the transmission link of control information, will become the direction of urban rail transit field development. At present, TcCBTC system is in the stage of key technology research and prototype development. Uncertain behavior in the process of system operation may lead to operation accidents. Therefore, before the system is put into use, it must undergo strict testing and security verification to ensure the safe and efficient operation of the system. In the paper, the formal modeling and quantitative analysis of train tracking operation under moving block are carried out. Firstly, the structure of TcCBTC system and the train tracking interval control strategy under moving block conditions are analyzed. The subsystem involved in train tracking and the uncertain factors in system operation are determined. Then, based on the Stochastic Hybrid Automata (SHA), a network of SHA model of train dynamics model, communication components and on-board controller in the process of train tracking is established, which can formally describe the uncertain environment in the process of system operation. UPPAAL-SMC is used to simulate the change curve of train position and speed during tracking, it is verified that the model meets the safety requirements in static environment. Finally, taking Statistical Model Checking (SMC) as the basis of safety analysis, the probability of train collision in uncertain environment is calculated. The results show that after accurately modeling the train tracking operation control mechanism through network of SHA, the SMC method can accurately calculate the probability of train rearend collision, which proves that the method has strong feasibility and effectiveness. Formal modeling and analysis of safety-critical system is very important, which enables designers to grasp the hidden dangers of the system in the design stage and safety evaluation stage of train control system, and further provides theoretical reference for the subsequent TcCBTC system design and development, practical application and related specification improvement.
Źródło:
Archives of Transport; 2022, 61, 1; 7--19
0866-9546
2300-8830
Pojawia się w:
Archives of Transport
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Unbounded Model Checking for ATL
Autorzy:
Kański, Michał
Niewiadomski, Artur
Kacprzak, Magdalena
Penczek, Wojciech
Nabiałek, Wojciech
Powiązania:
https://bibliotekanauki.pl/articles/2175150.pdf
Data publikacji:
2021
Wydawca:
Uniwersytet Przyrodniczo-Humanistyczny w Siedlcach
Tematy:
ATL
temporal logics
model checking
SAT
SMT
QBF
Opis:
In this paper, we deal with verification of multi-agent systems represented as concurrent game structures. To express properties to be verified, we use Alternating-Time Temporal Logic (ATL) formulas. We provide an implementation of symbolic model checking for ATL and preliminary, but encouraging experimental results.
Źródło:
Studia Informatica : systems and information technology; 2021, 1-2(25); 5--22
1731-2264
Pojawia się w:
Studia Informatica : systems and information technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Cooperation of multiple autonomous robots and analysis of their swarm behawior
Współpraca roju autonomicznych robotów i analiza ich zbiorowych zachowań
Autorzy:
Czejdo, B.
Daszczuk, W. B.
Grabski, W.
Bhattacharya, S.
Powiązania:
https://bibliotekanauki.pl/articles/316981.pdf
Data publikacji:
2018
Wydawca:
Instytut Naukowo-Wydawniczy "SPATIUM"
Tematy:
autonomous robots
behavior verification
model checking
integrated model of distributed systems
deadlock
termination
autonomiczne roboty
weryfikacja zachowań
weryfikacja modelowa
zintegrowany model systemów rozproszonych
zakleszczenie
terminacja
Opis:
In this paper, we extended previous studies of cooperating autonomous robots to include situations when environmental changes and changes in the number of robots in the swarm can affect the efficiency to execute tasks assigned to the swarm of robots. We have presented a novel approach based on partition of the robot behavior. The sub-diagrams describing sub-routs allowed us to model advanced interactions between autonomous robots using limited number of state combinations avoiding combinatorial explosion of reachability. We identified the systems for which we can ensure the correctness of robots interactions. New techniques were presented to verify and analyze combined robots’ behavior. The partitioned diagrams allowed us to model advanced interactions between autonomous robots and detect irregularities such as deadlocks, lack of termination etc. The techniques were presented to verify and analyze combined robots’ behavior using model checking approach. The described system, Dedan verifier, is still under development. In the near future, timed and probabilistic verification are planned.
W artykule opisano kontynuację wcześniejszych badań dotyczących współpracy autonomicznych robotów wewnątrz budynku. Obejmują one obejmują sytuacje, w których zmiany środowiska i zmiana liczby robotów w roju mogą poprawić lub pogorszyć efektywność wykonywania zadań przypisanych do roju robotów. Zaprezentowaliśmy nowatorskie podejście z wykorzystaniem dzielenia zachowań robota na zachowania składowe. Poddiagramy opisujące kładowe podmarszruty pozwoliły nam modelować zaawansowane interakcje między autonomicznymi robotami w oparciu o ograniczoną liczbę kombinacji zachowań, unikając eksplozji kombinatorycznej przestrzeni osiągalności. Opisano systemy, dla których możemy zapewnić poprawność interakcji robotów i zaprezentowano techniki weryfikacji i analizy zachowań połączonych robotów. Diagramy podzielone na partycje pozwoliły nam modelować zaawansowane interakcje pomiędzy autonomicznymi robotami i wykrywać nieprawidłowości, takie jak zakleszczenia, brak terminacji itp. Przedstawiono techniki weryfikacji i analizy złożonych zachowań robotów za pomocą techniki weryfikacji modelowej. Opisany system weryfikacji, Dedan, jest wciąż rozwijany. W niedalekiej przyszłości planowana jest weryfikacja z czasem rzeczywistym i probabilistyczna.
Źródło:
Autobusy : technika, eksploatacja, systemy transportowe; 2018, 19, 12; 872-879
1509-5878
2450-7725
Pojawia się w:
Autobusy : technika, eksploatacja, systemy transportowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A GPGPU–based simulator for prism: statistical verification of results of PMC
Autorzy:
Copik, M.
Rataj, A.
Woźna-Szcześniak, B.
Powiązania:
https://bibliotekanauki.pl/articles/121899.pdf
Data publikacji:
2017
Wydawca:
Uniwersytet Humanistyczno-Przyrodniczy im. Jana Długosza w Częstochowie. Wydawnictwo Uczelniane
Tematy:
GPGPU
symulacja Monte Carlo
pryzmat
probabilistyczny model statystyczny
Monte Carlo simulation
prism
probabilistic model checking
statistical model checking
probabilistic logics
Opis:
We describe a GPGPU–based Monte Carlo simulator integrated with Prism. It supports Markov chains with discrete or continuous time and a subset of properties expressible in PCTL, CSL and their variants extended with rewards. The simulator allows an automated statistical verification of results obtained using Prism’s formal methods.
Źródło:
Scientific Issues of Jan Długosz University in Częstochowa. Mathematics; 2017, 22; 85-97
2450-9302
Pojawia się w:
Scientific Issues of Jan Długosz University in Częstochowa. Mathematics
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Comparing sat-based bounded model checking rtectl and ectl properties
Autorzy:
Zbrzezny, A. M.
Powiązania:
https://bibliotekanauki.pl/articles/297995.pdf
Data publikacji:
2017
Wydawca:
Uniwersytet Warmińsko-Mazurski w Olsztynie
Tematy:
SAT
bounded model checking
ECTL
RTECTL
translation
Opis:
We compare two SAT-based bounded model checking algorithms for the properties expressed in the existential fragment of a soft real-time computation tree logic (RTECTL) and in the existential fragment of computation tree logic (ECTL). To this end, we use the generic pipeline paradigm (GPP) and the train controller system (TC), the classic concurrency problems, which we formalise by means of a finite transition system. We consider several properties of the problems that can be expressed in both RTECTL and ECTL, and we present the performance evaluation of the mentioned bounded model checking methods by means of the running time and the memory used.
Źródło:
Technical Sciences / University of Warmia and Mazury in Olsztyn; 2017, 20(2); 131-147
1505-4675
2083-4527
Pojawia się w:
Technical Sciences / University of Warmia and Mazury in Olsztyn
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Tools and Methods for RTCP-Nets Modeling and Verification
Autorzy:
Szpyrka, M.
Biernacki, J.
Biernacka, A.
Powiązania:
https://bibliotekanauki.pl/articles/229254.pdf
Data publikacji:
2016
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
RTCP-nets
Petri nets
model checking
coverability graphs
nuXmv
CADP
Opis:
RTCP-nets are high level Petri nets similar to timed colored Petri nets, but with different time model and some structural restrictions. The paper deals with practical aspects of using RTCP-nets for modeling and verification of real-time systems. It contains a survey of software tools developed to support RTCP-nets. Verification of RTCP-nets is based on coverability graphs which represent the set of reachable states in the form of directed graph. Two approaches to verification of RTCP-nets are considered in the paper. The former one is oriented towards states and is based on translation of a coverability graph into nuXmv (NuSMV) finite state model. The later approach is oriented towards transitions and uses the CADP toolkit to check whether requirements given as μ-calculus formulae hold for a given coverability graph. All presented concepts are discussed using illustrative examples.
Źródło:
Archives of Control Sciences; 2016, 26, 3; 339-365
1230-2384
Pojawia się w:
Archives of Control Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A symbolic shortest path algorithm for computing subgame-perfect Nash equilibria
Autorzy:
Góngora, P. A
Rosenblueth, D. A.
Powiązania:
https://bibliotekanauki.pl/articles/329934.pdf
Data publikacji:
2015
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
shortest path
Bellman–Ford algorithm
Nash equilibrium
BDD
model checking
najkrótsza ścieżka
równowaga Nasha
sprawdzanie modelu
Opis:
Consider games where players wish to minimize the cost to reach some state. A subgame-perfect Nash equilibrium can be regarded as a collection of optimal paths on such games. Similarly, the well-known state-labeling algorithm used in model checking can be viewed as computing optimal paths on a Kripke structure, where each path has a minimum number of transitions. We exploit these similarities in a common generalization of extensive games and Kripke structures that we name “graph games”. By extending the Bellman–Ford algorithm for computing shortest paths, we obtain a model-checking algorithm for graph games with respect to formulas in an appropriate logic. Hence, when given a certain formula, our model-checking algorithm computes the subgame-perfect Nash equilibrium (as opposed to simply determining whether or not a given collection of paths is a Nash equilibrium). Next, we develop a symbolic version of our model checker allowing us to handle larger graph games. We illustrate our formalism on the critical-path method as well as games with perfect information. Finally, we report on the execution time of benchmarks of an implementation of our algorithms.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2015, 25, 3; 577-596
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Underapproximating ATL with Imperfect Information and Imperfect Recall
Dolna Aproksymacja Bezpamięciowego ATL o Niepełnej Informacji
Autorzy:
Jamroga, W.
Knapik, M.
Powiązania:
https://bibliotekanauki.pl/articles/182675.pdf
Data publikacji:
2015
Wydawca:
Polska Akademia Nauk. Instytut Podstaw Informatyki PAN
Tematy:
ATL
model checking
approximation
weryfikacja
aproksymacja
Opis:
We investigate the correspondence between model checking of af-AMCi and ATLir , on the example of reachability. We identify some of the reasons for the fact that these logics are of uncomparable expressivity. These observations form the basis for a novel method for underapproximating ATLir by means of fixed-point calculations. We introduce a special version of the next-step operator, called Persistent Imperfect Next-Step Operator h_iF and show how it can be used to define a new version of reachability that carries to ATLir.
W pracy badane są związki pomiędzy weryfikacją modelową Bezpamięciowej Logiki Temporalnej Czasu Alternującego z Niepełną Informacją ATLir i Epistemicznego Alternującego Mu-Rachunku af-AMCi. Jak pokazano, naturalne uogólnienia pojęcia osiągalności z ATLir -a do af-AMCi nie przynoszą dobrych efektów: osiągalność w af-AMCi nie pociąga za sobą osiągalności w ATLir . Po zidentyfikowaniu części powodów, dla których tak się dzieje, zaproponowano nową wersję operatora następnego kroku, który pozwala na przybliżanie osiągalności w ATLir przy pomocy obliczeń stałopunktowych.
Źródło:
Prace Instytutu Podstaw Informatyki Polskiej Akademii Nauk; 2015, 1032; 1-16
0138-0648
Pojawia się w:
Prace Instytutu Podstaw Informatyki Polskiej Akademii Nauk
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Model checking processes specified in join-calculus algebra
Autorzy:
Maludziński, S.
Dobrowolski, G.
Powiązania:
https://bibliotekanauki.pl/articles/305715.pdf
Data publikacji:
2014
Wydawca:
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
Tematy:
join-calculus
model checking
formal methods
automatic software verification
Opis:
This article presents a model checking tool used to verify concurrent systems specified in join-calculus algebra. The temporal properties of systems under verification are expressed in CTL logic. Join-calculus algebra, with its operational semantics defined by a chemical abstract machine, serves as the basic method for the specification of concurrent systems and their synchronization mechanisms, allowing for the examination of more complex systems. The described model checker is a proof of concept for the utilization of new methodologies of formal system specification and verification in software engineering practice.
Źródło:
Computer Science; 2014, 15 (1); 61-74
1508-2806
2300-7036
Pojawia się w:
Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Model Checking Temporal Properties of Reaction Systems
Weryfikacja temporalnych własności systemów reakcyjnych
Autorzy:
Męski, A.
Penczek, W.
Rozenberg, G.
Powiązania:
https://bibliotekanauki.pl/articles/182724.pdf
Data publikacji:
2014
Wydawca:
Polska Akademia Nauk. Instytut Podstaw Informatyki PAN
Tematy:
reaction systems
model checking
temporal logic
systemy reakcyjne
weryfikacja modelowa
logika temporalna
Opis:
This paper defines a temporal logic for reaction systems (RSTL). The logic is interpreted over the models for the context restricted reaction systems that generalize standard reaction systems by controlling context sequences. Moreover, a translation from the context restricted reaction systems into boolean functions is defined in order to be used for a symbolic model checking for RSTL over these systems. Finally, model checking for RSTL is proved to be PSPACE-complete.
Praca wprowadza logikę temporalną dla systemów reakcyjnych (RSTL), która jest interpretowana w modelach dla systemów reakcyjnych z ograniczeniami kontekstów. Systemy te uogólniają standardowe systemy reakcyjne przez wprowadzenie ograniczeń kontrolujących dopuszczalne konteksty. Ponadto, przedstawiono translację z systemów reakcyjnych z ograniczeniami kontekstów do formuł boolowskich, która umożliwia symboliczną weryfikację modelową dla tych systemów oraz RSTL. Wykazano również, że problem weryfikacji modelowej dla RSTL jest problemem PSPACE-zupełnym.
Źródło:
Prace Instytutu Podstaw Informatyki Polskiej Akademii Nauk; 2014, 1028; 1-28
0138-0648
Pojawia się w:
Prace Instytutu Podstaw Informatyki Polskiej Akademii Nauk
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Translation of probabilistic games in J2TADD
Translacja gier probabilistycznych w J2TADD
Autorzy:
Rataj, A.
Powiązania:
https://bibliotekanauki.pl/articles/375653.pdf
Data publikacji:
2013
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
model checking
Java
probabilistic game
Opis:
A new version of J2TADD - a translator from Java to automatons- is described, which adds support for a translation of Markov processes with non-dcterministic players, that can form coalitions, which in turn strive for different aims. In order to ease the definition of a probabilistic game using a plain Java application, several new constructs, and also a special library, are supported within the input language.Ranges on variables or on expressions can be defined, what helps in checking the self-consistency of a model, and can also make the solving of the model faster.
Artykuł prezentuje nową wersję translatora J2TADD. Dodane zostało tłumaczenie procesów markowowskich z niedelerministycznymi graczami, mogącymi formować koalicje mające różne cele. By ułatwić pisanie gier probabilistycznych dodane zostało kilka specyficznych dla gier konstrukcji, jak również specjalna biblioteka. Aktualnej wersja posiada również kilka innych usprawnień: ● wybory, które są zwykłymi wyrażeniami języka Java, jednak hc tłumaczy je na specyficzne dla automatów rozgałęzienia probabilistyczne lub niedeterministyczne; ● można definiować dopuszczalne wartości zmiennych, co pomaga w sprawdzaniu wewnętrznej spójności modelu, a także może przyspieszyć jego rozwiązanie; ● różne metody specyfikacji niezmienników i warunków zegarowych. Artykuł prezentuje jako przykład prostą grę probabilistyczną, modelującą rynek lokalnego dostawcy energii elektrycznej. W ramach przykładu omawiane są wersje automatów do rozwiązywania metodą analityczną i symulacyjną.
Źródło:
Theoretical and Applied Informatics; 2013, 25, 3-4; 157-182
1896-5334
Pojawia się w:
Theoretical and Applied Informatics
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja modelowa hierarchicznej specyfikacji sterownika logicznego
Model checking of hierarchical logic controller specification
Autorzy:
Grobelna, I.
Grobelny, M.
Powiązania:
https://bibliotekanauki.pl/articles/153829.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
hierarchia
interpretowane sieci Petriego
diagramy aktywności UML
weryfikacja modelowa
hierarchy
interpreted Petri nets
UML activity diagrams
model checking
Opis:
Specyfikacja zachowania projektowanego urządzenia powinna uwzględniać wszystkie elementy behawioralne. Z uwagi na złożoność projektowanych systemów szczególnie istotną rolę odgrywa możliwość dekompozycji. Z wykorzystaniem hierarchii można podzielić specyfikację na logiczne elementy połączone ze sobą na diagramach wyższego poziomu. W artykule przedstawiono zagadnienia związane z formalną weryfikacją hierarchicznych specyfikacji sterownika logicznego wyrażonych za pomocą interpretowanych sieci Petriego oraz diagramów aktywności języka UML.
Specification of a designed logic controller should include all behavioral aspects. By complex systems design decomposition is especially valuable. Specification can be divided into parts using hierarchy. Logical elements are joined together at higher-level diagrams. The paper focuses on formal verification [1] of logic controller hierarchical specification by means of UML activity diagrams and interpreted Petri nets. Although hierarchy itself is presented in the considered specification techniques in different ways (complex activities by UML activity diagrams and macro-places/ macrotransitions by Petri nets), it is possible to use both techniques together in one project and to transform anytime one diagram into the another [5, 9, 10] (example in Figs. 1 and 2). In the transformation process, UML activity diagram actions correspond to Petri net transitions [7, 8]. Model checking [2, 3] of hierarchical specification can be performed step by step, e.g. by means of the NuSMV tool [11]. Rule-based specification (based on a Petri net) can be checked against behavioral properties [12, 13] expressed by temporal logic formulas [4]. Macroplaces can be verified separately (Fig. 3 considering local properties) and/or concurrently (Fig. 4, Fig. 5 considering mutual correlation and global properties). Next, the whole Petri net with macroplaces can be checked (Fig. 6). Sometimes it is convenient to verify a complete net (not hierarchical), like in [14]. Formal verification of specification can significantly increase its quality, and the support for hierarchy simplifies complex systems verification.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 796-798
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikowanie specyfikacji wymagań sterownika logicznego za pomocą diagramów aktywności UML, logiki temporalnej LTL i środowiska NuSMV
Verification of logic controller requirements specification by means of UML activity diagrams, LTL temporal logic and NuSMV tool
Autorzy:
Grobelna, I.
Grobelny, M.
Powiązania:
https://bibliotekanauki.pl/articles/277589.pdf
Data publikacji:
2013
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
diagramy aktywności UML
specyfikacja
model logiczny
weryfikacja modelowa
logika temporalna
UML activity diagrams
specification
logical model
model checking
temporal logic
Opis:
W artykule przedstawiono ideę zastosowania diagramów aktywności UML do specyfikacji wymagań dotyczących zachowania sterownika logicznego. Lista wymagań podlegających weryfikacji zwykle definiowana jest bezpośrednio za pomocą formuł logiki temporalnej. Użycie przyjaznych dla użytkownika, powszechnie znanych i wykorzystywanych diagramów pozwala na prostsze i bardziej intuicyjne zapisanie wymagań. Diagramy są następnie formalnie przekształcane do formuł liniowej logiki temporalnej (LTL).
The article introduces an idea to use UML activity diagrams [1-5] for specification of requirements regarding logic controller behavior. Requirements list to be verified [14] (using model checking technique [6, 7]) is usually directly defined using temporal logic formulas [12, 15]. Using user-friendly, commonly known and practiced diagrams allows to easier and more intuitively write down the requirements easier and more intuitively. Activity diagrams are then formally transformed into linear temporal logic (LTL) formulas. In this paper some sample UML activity diagrams which specify global properties are presented, together with their interpretation using LTL logic. To perform model checking process, model description (based i.e. on a control interpreted Petri net [8] or indirectly on an UML activity diagram [11]), and requirements list are needed. Afterwards it is checked, whether defined properties are satisfied in specified model description. If a requirement cannot be fulfilled, appropriate counterexample is generated allowing to localize error source. The article is structured as follows. Section 1 is an introduction. Background of a logic controller specification and its verification is presented in section 2. A novel approach to logic controller requirements definition using activity diagrams is shown in section 3. The paper ends with a short summary.
Źródło:
Pomiary Automatyka Robotyka; 2013, 17, 10; 188-192
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies