Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "mikrokontrolery ARM" wg kryterium: Temat


Wyświetlanie 1-3 z 3
Tytuł:
Architektura sterowania równoległym manipulatorem Hexa na bazie mikrokontrolerów rodziny SAM7S
Hexa parallel robot control architecture based on SAM7S microcontrollers family
Autorzy:
Fedus, A.
Osypiuk, R.
Powiązania:
https://bibliotekanauki.pl/articles/155074.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
Manipulator Hexa
zamknięty łańcuch kinematyczny
mikrokontrolery ARM
otwarte architektury sterowania
układy wbudowane
Hexa manipulator
closed kinematic chain
ARM microcontrollers
open control architectures
embedded systems
Opis:
W niniejszym artykule przedstawiono założenia projektowe oraz realizację otwartej architektury sterowania dla równoległego manipulatora Hexa, w oparciu o 32-bitowe mikrokontrolery z rdzeniem ARM7 TDMI. W projekcie sterownika o niewielkich gabarytach, niskim koszcie i wydajności zbliżonej do rozwiązań komercyjnych wzięto pod uwagę wydajność obliczeniową zastosowanych procesorów. Dla uzyskania lepszych osiągów proces sterowania został podzielony na kilka zadań realizowanych przez cztery procesory. Prezentowane wyniki prac mogą posłużyć jako interesujące wskazówki dla projektantów zarówno prostych jak i złożonych systemów sterowania w mechatronice.
In this paper was presented assumptions and implementation of Hexa parallel robot control architecture based on 32-bit microcontrollers with ARM7 TDMI core. In developing low-cost controller of small size, and performances similar to commercial solutions the processors capacity was took into account. For better performance process of control was divided into few tasks which were computed on four processors (Fig. 2). Furthermore there was presented implementation of angular position digital controller (Fig. 5) with respect to the noise influence for control quality. The most difficult problem was to find solution of inverse kinematics with respect to the limited processors capacity. Although the direct kinematics in closed-loop architecture is often complex, the inverse kinematics is very simple. In first step the transform matrices which describe transformation from coordinate systems combined with platform to coordinate systems combined with active joints were found. Last step demonstrates how to find angles in every active joint using geometrical method (Fig. 8). Presented results may be used as helpful hints in developing simple or more complex control systems in mechatronics.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 6, 6; 581-584
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analiza mocy obliczeniowej platform sprzętowych dla wieloosiowego sterownika napędów bezpośrednich
Analysis of computing power of hardware platforms for amulti-axis controller of direct drives
Autorzy:
Góra, G.
Mars, P.
Petko, M.
Karpiel, G.
Powiązania:
https://bibliotekanauki.pl/articles/1197049.pdf
Data publikacji:
2018
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
Tematy:
moc obliczeniowa
mikrokontrolery ARM Cortex
układ FPGA
sterownik prądowy
computing power
ARM Cortex microcontrollers
FPGA
current loop
Opis:
The classic control system architecture of mechatronic devices consists of one master controller and axle controllers configured to work in positional, velocity or torque mode. This is due to the functional system division and the distribution of computing power and hardware resources to several independent units. However, modern hardware platforms with high computing power having a large amount of resources, in the form of hardware interfaces, built-in modules and general purpose ports enable integration of the main controller and axis controllers into a single integrated circuit. The article presents a comparison of the computing power of seven versions of systems based on FPGA chips and microcontrollers with ARM-Cortex Mx core. Performance tests were carried out by the direct drive controller’s current loop implementation consisting of the Clark and Park transforms, the PI controller, the unit normalization module and the SPWM type modulator. The level of the FPGA system hardware resources utilization was also presented in the case of Nios II soft processor usage, supported by the single-precision floating-point FPU hardware unit and additional coprocessor instructions for the trigonometric functions calculation.
Klasyczna architektura układu sterowania urządzeń mechatronicznych składa się z jednego nadrzędnego sterownika oraz sterowników osi, skonfigurowanych do pracy w trybie pozycyjnym, prędkościowym lub momentowym. Wynika to z podziału funkcjonalnego systemu oraz rozłożeniu mocy obliczeniowej i zasobów sprzętowych na kilka niezależnych jednostek. Jednak współczesne platformy sprzętowe dysponujące wysokimi mocami obliczeniowymi oraz posiadające dużą ilość zasobów, w postaci sprzętowych interfejsów, wbudowanych modułów oraz portów ogólnego przeznaczenia, pozwalają na integrację sterownika głównego oraz sterowników osi w jednym układzie scalonym. W artykule przedstawiono porównanie mocy obliczeniowej siedmiu wersji systemów bazujących na układach FPGA oraz mikrokontrolerach z rdzeniem ARMCortex Mx. Testów wydajności dokonano poprzez implementację pętli prądowej sterownika napędu bezpośredniego, składającej się z transformacji Clarka i Parka, regulatora PI, modułu normalizacji jednostek oraz modulatora typu SPWM. Przedstawiono również poziom wykorzystania zasobów sprzętowych układu FPGA w przypadku użycia soft-procesora Nios II wspomaganego sprzętową jednostką zmiennoprzecinkową pojedynczej precyzji FPU oraz dodatkowymi instrukcjami koprocesora do obliczenia funkcji trygonometrycznych.
Źródło:
Maszyny Elektryczne: zeszyty problemowe; 2018, 3, 119; 23-28
0239-3646
2084-5618
Pojawia się w:
Maszyny Elektryczne: zeszyty problemowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analiza mocy obliczeniowej platform sprzętowych dla wieloosiowego sterownika napędów bezpośrednich
Analysis of computing power of hardware platforms for a multi-axis controller of direct drives
Autorzy:
Góra, Grzegorz
Mars, Piotr
Petko, Maciej
Karpiel, Grzegorz
Powiązania:
https://bibliotekanauki.pl/articles/303286.pdf
Data publikacji:
2019
Wydawca:
Wydawnictwo Druk-Art
Tematy:
moc obliczeniowa
mikrokontrolery ARM Cortex
układ FPGA
sterownik prądowy
computing power
ARM Cortex microcontrollers
FPGA
current loop
Opis:
Klasyczna architektura układu sterowania urządzeń mechatronicznych składa się z jednego nadrzędnego sterownika oraz sterowników osi, skonfigurowanych do pracy w trybie pozycyjnym, prędkościowym lub momentowym. Wynika to z podziału funkcjonalnego systemu oraz rozłożenia mocy obliczeniowej i zasobów sprzętowych na kilka niezależnych jednostek. Jednak współczesne platformy sprzętowe, dysponujące wysokimi mocami obliczeniowymi oraz posiadające dużą ilość zasobów, w postaci sprzętowych interfejsów, wbudowanych modułów oraz portów ogólnego przeznaczenia, pozwalają na integrację sterownika głównego oraz sterowników osi w jednym układzie scalonym. W artykule przedstawiono porównanie mocy obliczeniowej siedmiu wersji systemów bazujących na układach FPGA oraz mikrokontrolerach z rdzeniem ARM-Cortex Mx. Testów wydajności dokonano poprzez implementację pętli prądowej sterownika napędu bezpośredniego, składającej się z transformacji Clarke i Parka, regulatora PI, modułu normalizacji jednostek oraz modulatora typu SPWM. Przedstawiono również poziom wykorzystania zasobów sprzętowych układu FPGA w przypadku użycia softprocesora Nios II, wspomaganego sprzętową jednostką zmiennoprzecinkową pojedynczej precyzji FPU oraz dodatkowymi instrukcjami koprocesora do obliczenia funkcji trygonometrycznych.
The classic control system architecture of mechatronic devices consists of one master controller and axle controllers configured to work in positional, velocity or torque mode. This is due to the functional system division and the distribution of computing power and hardware resources to several independent units. However, modern hardware platforms with high computing power having a large amount of resources, in the form of hardware interfaces, built-in modules and general purpose ports enable integration of the main controller and axis controllers into a single integrated circuit. The article presents a comparison of the computing power of seven versions of systems based on FPGA chips and microcontrollers with ARM-Cortex Mx core. Performance tests were carried out by the direct drive controller’s current loop implementation consisting of the Clarke and Park transforms, the PI controller, the unit normalization module and the SPWM type modulator. The level of the FPGA system hardware resources utilization was also presented in the case of Nios II soft processor usage, supported by the single-precision floating-point FPU hardware unit and additional coprocessor instructions for the trigonometric functions calculation.
Źródło:
Napędy i Sterowanie; 2019, 21, 2; 83-87
1507-7764
Pojawia się w:
Napędy i Sterowanie
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-3 z 3

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies