- Tytuł:
-
Scalony konwerter czas-liczba z użyciem metody licznikowej i zegara wielofazowego
Integrated time-to-digital converter with the use of the counter method and a multiphase clock - Autorzy:
-
Szplet, R.
Gołaszewski, M. - Powiązania:
- https://bibliotekanauki.pl/articles/156312.pdf
- Data publikacji:
- 2008
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
precyzyjna metrologia czasu
konwerter czas-liczba
metoda licznikowa
zegar wielofazowy
układy FPGA
precise time metrology
time-to-digital converter
counter method
multiphase clock
FPGA devices - Opis:
-
W artykule przedstawione są projekt i wyniki badań konwertera czas-liczba o rozdzielczości 78 ps i niepewności pomiarowej poniżej 100 ps. Pomiar czasu realizowany jest z użyciem 32 liczników zliczających okresy szesnastofazowego zegara o częstotliwości 400 MHz. Ponieważ aktywne są obydwa zbocza zegara jest on równoważny pojedynczemu sygnałowi zegarowemu o częstotliwości 12.8 GHz, co umożliwia osiągnięcie średniej rozdzielczości ok. 78 ps przy interpolacji jednostopniowej. Budowa opisanego konwertera czasliczba pozwala na łatwe rozszerzanie zakresu pomiarowego, wynoszącego 164 žs, poprzez zwiększanie pojemności użytych liczników dwójkowych. Sterowanie procesem pomiarowym oraz wyznaczanie i przetwarzanie wyników pomiarów odbywa się z użyciem dwóch procesorów programowych NIOS II zintegrowanych z konwerterem w układzie programowalnym Stratix II firmy Altera.
This paper describes design and test results of the time-to-digital converter with 78 ps resolution and accuracy below 100 ps. The time interval measurement is performed with the use of 32 binary counters counting periods of 16-phase clock of the 400 MHz frequency. Since both edges of the clock are active it is an equivalent of a single clock signal of 12.8 GHz frequency, which provides a mean resolution of about 78 ps in a single interpolation stage. The structure of the converter allows to extend its measurement range (164 žs) easily by increasing the capacity of used binary counters. The measurement as well as calculation and processing of obtained results are controlled by two soft-core processors NIOS II implemented together with the converter in a single programmable device from family Stratix II (Altera). - Źródło:
-
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 591-593
0032-4140 - Pojawia się w:
- Pomiary Automatyka Kontrola
- Dostawca treści:
- Biblioteka Nauki
Artykuł