Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "machine (automat)" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Wyrównaj
Wyświetlanie 1-15 z 29
Tytuł:
A hierarchy of finite state machines as a scenario player in interactive training of pilots in flight simulators
Autorzy:
Bach, Małgorzata
Werner, Aleksandra
Mrozik, Magda
Cyran, Krzysztof A.
Powiązania:
https://bibliotekanauki.pl/articles/2055173.pdf
Data publikacji:
2021
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
Bayesian inference
deterministic Moore machine
flight simulator
finite state machine
scenario player
wnioskowanie Bayesa
automat Moore'a
symulator lotu
automat skończony
Opis:
The paper presents the concept of a control unit, i.e., a scenario player, for interactive training pilots in flight simulators. This scenario player is modelled as a hierarchy of finite state machines. Such an approach makes it possible to separate the details of an augmented reality display device which is used in training, from the core module of the system, responsible for contextual organization of the content. Therefore, the first contribution of this paper is the mathematical model of the scenario player as a universal formulation of the self-trained control unit for interactive learning systems, which is applicable in a variety of situations not limited solely to flight simulator related procedures. The second contribution is an experimental verification achieved by extensive simulations of the model, which proves that the proposed approach is capable to properly self-organize details of the context information by tracing preferences of the end users. For that latter purpose, the original algorithm is derived from statistical analysis, including Bayesian inference. The whole approach is illustrated by a real application of training the preflight procedure for the captain of the Boeing 737 aircraft in a flight simulator.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2021, 31, 4; 713--727
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytm funkcjonalnej dekompozycji symbolicznej automatów skończonych dla celów implementacji w strukturach FPGA
Symbolic Functional Decomposition Algorithm for FSM Implementation in FPGA Structures
Autorzy:
Szotkowski, P.
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/155717.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
funkcjonalna dekompozycja symboliczna
automat skończony
FSM
FPGA
symbolic functional decomposition
finite state machine
Opis:
Dotychczasowe podejście do implementacji automatów skończonych w układach FPGA składa sie z dwóch etapów: kodowania stanów automatu oraz mapowania powstałych funkcji w strukturze układu. W przypadku mapowania za pomocą dekompozycji funkcjonalnej trudno jest znaleźć "dobrą" metodę kodowania stanów, szczególnie przy zastosowaniu proce-su syntezy wielopoziomowej. Artykuł opisuje algorytm funkcjonalnej dekompozycji symbolicznej, który zamiast osobnego etapu kodowania wprowadza sukcesywne kodowanie stanów gwarantujące dobrą jakość dekompozycji, oraz przedstawia działanie tego algorytmu na przykładzie wybranego automatu skończonego.
The following paper presents an algorithm of symbolic functional decomposition for implementation of finite state machines in FPGA circuits. The idea of symbolic functional decomposition does not require a separate step of encoding the FSM's states. This method uses a description of the FSM that maintains a symbolic representation of the machine's states and introduces their encoding gradually, during each of the iterations of the decomopsition process; such approach guarantees high quality of the final decomposition. This paper presents an algorithm of symbolic functional decomposition based on blanket algebra. Each of the algorithm's steps is described in detail, as well as presented on an example FSM.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 48-50
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytm kodowania stanów wewnętrznych automatu skończonego minimalizujący pobór mocy
Finite state machine state assignment algorithm for low power dissipation
Autorzy:
Kajstura, K.
Kania, D.
Kurytnik, I.
Powiązania:
https://bibliotekanauki.pl/articles/152564.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
kodowanie stanów
pobór mocy
automat skończony
state assignment
power dissipation
finite state machine
Opis:
W artykule przedstawiono nowy algorytm kodowania stanów wewnętrznych automatu skończonego. Głównym zadaniem przedstawionego algorytmu jest minimalizacja poboru mocy w synchronicznych układach sekwencyjnych. Algorytm opiera się na tworzeniu drzewa binarnego, którego węzły powstają na wskutek podziału automatu skończonego. Wysokość drzewa równa jest liczbie bitów słowa kodowego. Wyniki eksperymentów wskazują, że proponowany algorytm prowadzi do zmniejszenia poboru mocy, jak również zmniejszenia powierzchni układu w porównaniu do algorytmów kodowania już opracowanych.
Power consumption has become one of the main issues during the design of embedded systems and VLSI circuits in the recent years, due to the continuous increase in the integration level and the operating frequency. The largest fraction of power consumption in CMOS circuits is caused by signal switches. This paper presents a new algorithm for FSM encoding. The main task of the presented algorithm is to minimise power consumption in synchronous se-quential circuits. The algorithm is based on creating a binary tree whose nodes are created by sharing a finite state automaton. The tree height is equal to the number of bits of code words. The algorithm uses the FSM probabilistic model to obtain state encoding that minimise the number of signal transitions. The algorithm has been applied to the MCNC benchmark circuits and has also been compared with other encoding approaches. The experiment results show that the proposed algorithm reduces the power consumption, as well as the circuit area compared to the state encoding algorithms already developed.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 987-989
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytmy kodowania stanów wewnętrznych automatu skończonego do minimalizacji poboru mocy
Finite state machines state assignment algorithms for power minimization
Autorzy:
Grześ, T.
Salauyou, V.
Powiązania:
https://bibliotekanauki.pl/articles/341129.pdf
Data publikacji:
2008
Wydawca:
Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
Tematy:
automat skończony
kodowanie stanów
obniżanie poboru mocy
finite state machine
state assignment
low power design
Opis:
Kodowanie stanów wewęetrznych automatu skończonego jest jednym z ważniejszych procesów podczas syntezy automatu. Zastosowanie odpowiedniego algorytmu pozwala m.in. obnizyć pobór mocy. W artykule skoncentrowano się na algorytmach minimalizujących pobór mocy. Przeprowadzono badania nad algorytmem kodowania kolumnowego, opisanego w pracy [1] oraz nad dwoma algorytmami opracowanymi przez autorów: sekwencyjnym [7] oraz rafinacyjnym. Badania przeprowadzono na standardowych układach testowych, opracowanych w Microelectronics Center of North Carolina [9]. Wyniki badań wykazują znaczące zmniejszenie poboru mocy układów zakodowanych z wykorzystaniem algorytmu sekwencyjnego w porównaniu z poborem z wykorzystaniem algorytmu kodowania kolumnowego (średnio o 12%); zastosowanie algorytmu rafinacyjnego pozwoliło obniżyć moc średnio o kolejny 1%.
State assignment for a finite state machine (FSM) is an important process in logic synthesis of the sequential circuits in programmable devices. Using the proper algorithm provides among other things the reduction of the power dissipation. In this paper we focused on the algorithms that reduce power dissipation. The analysis of the column based algorithm (described in [1]) as well as two algorithms proposed by authors: sequential [7] and iterational was made. Experiments were made on standard benchmarks, researched in Microelectronics Center of North Carolina [9]. Obtained results showed significant reduction of the power dissipation when using the sequential algorithm (12% in comparison with the column-based algorithm). Iterational algorithm improves the results by additional 1%.
Źródło:
Zeszyty Naukowe Politechniki Białostockiej. Informatyka; 2008, 3; 53-66
1644-0331
Pojawia się w:
Zeszyty Naukowe Politechniki Białostockiej. Informatyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Automatyczne, wizyjne sortowanie owoców
Automatic, visual fruit sorting
Autorzy:
Harasymowicz-Boggio, B.
Powiązania:
https://bibliotekanauki.pl/articles/276662.pdf
Data publikacji:
2012
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
sortowanie owoców
sortowanie wizyjne
automat sortujący
fruit sorting
visual sorting
sorting machine
Opis:
Artykuł przedstawia koncepcję urządzenia, które na podstawie obrazu z kamery sortuje owoce pod względem narzuconych kryteriów prawidłowości. Wykorzystanie uniwersalnego systemu wizyjnego do tego zadania jest podejściem nowatorskim, które zdaniem autora umożliwi stworzenie elastycznego automatu, zdolnego do sortowania różnego rodzaju owoców bez konieczności wprowadzania mechanicznych zmian w zależności od owocu. Autor skupia się głównie na systemie wizyjnym i zastosowanych algorytmach przetwarzania obrazu.
The article presents the idea of a machine which can sort fruit based on the image stream of a color camera. Using a universal computer vision system for this task is a novel conception, which the author believes can allow to build an automaton able to sort different kinds of fruit without mechanical changes depending on the fruit. The main focus of the article is the vision system and the implemented image processing algorithms.
Źródło:
Pomiary Automatyka Robotyka; 2012, 16, 2; 377-382
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Badania algorytmów kodowania stanów wewnętrznych automatu skończonego zorientowanych na minimalizację poboru mocy
Exploration of the Low Power Oriented Algorithms of the Finite State Machines State Assignment
Autorzy:
Salauyou, V.
Grześ, T.
Powiązania:
https://bibliotekanauki.pl/articles/156218.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat skończony
kodowanie
minimalizacja poboru mocy
finite state machine
state assignment
low power design
Opis:
Kodowanie stanów wewnętrznych automatu skończonego jest jednym z ważniejszych procesów podczas syntezy automatu. W artykule skoncentrowano się na algorytmach minimalizujących pobór mocy. Przeprowadzono badania algorytmu kodowania kolumnowego oraz dwóch algorytmów opracowanych przez autorów: sekwencyjnego oraz iteracyjnego. Wyniki badań wykazują znaczące zmniejszenie poboru mocy układów zakodowanych z wykorzystaniem algorytmu sekwencyjnego w porównaniu z algorytmem kodowania kolumnowego (średnio o 12%), natomiast zastosowanie algorytmu iteracyjnego pozwoliło na obniżenie mocy średnio o kolejne 2% (w porównaniu do algorytmu sekwencyjnego).
Finite State Machine (FSM) state assignment is one of the most important activities during the synthesis. In this paper we focused on the low-power design oriented algorithms. We explore column-based algorithm as well as two algorithms researched by authors: sequential and iterational. Experimental results shows the significant reduction of the power dissipation after state assignment using sequential algorithm in comparison with the column-based algorithm (of about 12%). Iterational algorithm increase power reduction of about 2% (in comparison with the sequential algorithm).
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 499-501
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Badania metody minimalizacji nie w pełni określonych automatów skończonych realizowanej w oparciu o sklejanie dwóch stanów
Experiments on the method of Mealy state machine minimization based on two-states merging
Autorzy:
Klimowicz, A.
Powiązania:
https://bibliotekanauki.pl/articles/151160.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat skończony
minimalizacja liczby stanów
synteza logiczna
łączenie stanów
finite state machine (FSM)
state minimization
logic synthesis
state merging
Opis:
W pracy opisano badania eksperymentalne metody minimalizacji nie w pełni określonych automatów skończonych. Proponowana metoda bazuje na operacji sklejania dwóch stanów. W pracy pokazano warunki konieczne łączenia dwóch stanów oraz przypadek tworzenia się stanów oczekiwania. Opisana metoda pozwala na redukcję liczby stanów średnio 1,16 razy i liczby przejść automatu 1,27 razy. Pozwala także na redukcję liczby przejść w stosunku do programu STAMINA średnio 1,40 razy. Przedstawiono także wyniki implementacji zminimalizowanych automatów w strukturach CPLD i FPGA, które potwierdziły skuteczność metody.
This paper presents experiments on a heuristic method for minimization of an incompletely specified finite state machine with unspecified values of output variables. The proposed method is based on two states merging. In addition to reduction of the finite state machine (FSM) states, the method also allows reducing the number of FSM transitions and input variables. In contrast to the previously developed methods, in each step of the algorithm there is considered not only one, but the entire set of all pairs of states for which it is permissible to merge. Then from the set there is selected the pair of states which best matches the criteria of minimizing. In the paper, the conditions of state equivalence are presented. Two FSM states can be merged only if they are equivalent. It should be noted that the wait states can be formed at the merging of FSM states. This method allows reducing the number of internal states of the initial FSM by 1.16 times on the average, and by 2.75 times on occasion. An average reduction of the number of FSM transitions makes up 1.27 times. The comparison of the proposed method with the program STAMINA shows that the offered method does not reduce the number of FSM states, however it allows reducing the number of FSM transitions by 1.40 times on the average. The results of implementation of the minimized FSMs in programmable devices showed that the proposed method allowed building FSMs at lower cost and higher speed than the STAMINA program for CPLD and FPGA devices.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 5, 5; 297-300
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Decrease of the number of PAL macrocells for Moore FSM
Zmniejszenie zużycia makrokomórek PAL w automatach Moorea
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/154321.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
PAL makrokomórka
CPLD
wbudowany blok pamięci
algorytmiczna maszyna stanów
Moore finite-state-machine
PAL macrocells
embedded memory blocks
algorithmic state machine
Opis:
Method of decrease in the number of PAL macrocells in logic circuit of Moore FSM is proposed. This method is based on the implementation of free outputs of embedded memory blocks to represent the code of the class of the pseudoequivalent states. The proposed approach allows minimizing hardware without decreasing of the digital system performance. An example of application of the proposed method is given.
Wzrost zużycia zasobów sprzętowych jest jednym z aktualnych problemów w logicznych układach jednostki sterującej. Specyficzną cechą układu PAL jest duża ilość wejść makrokomórek i ilość termów na makrokomórkę. Cechą automatów Moore'a jest istnienie pseudorównoważnych stanów i regularny charakter mikrooperacji, które daje się implementować z użyciem EMB (ang. Embedded Memory Blocks). W tym artykule proponowana jest metoda pozwalająca zmniejszyć wykorzystanie zużycia sprzętowego bez zmniejszania wydajności systemów cyfrowych, przy użyciu wyżej wspomnianych cech.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 476-478
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Design of Mealy Finite-state Machines with the Transformation of Object Codes
Autorzy:
Barkalov, A. A.
Barkalov, A. A., Jr.
Powiązania:
https://bibliotekanauki.pl/articles/908476.pdf
Data publikacji:
2005
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
programowalny układ logiczny
automat skończony
bramka logiczna
finite state machine
programmable logic device
object
design
logic circuit
Opis:
An optimization method of the logic circuit of a Mealy finite-state machine is proposed. It is based on the transformation of object codes. The objects of the Mealy FSM are internal states and sets of microoperations. The main idea is to express the states as some functions of sets of microoperations (internal states) and tags. The application of this method is connected with the use of a special code converter in the logic circuit of an FSM. An example of application is given. The effectiveness of the proposed method is also studied.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2005, 15, 1; 151-158
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Design of pseudo-equivalent microprogram automata on programmable logic devices
Projektowanie pseudoekwiwalentnych automatów mikroprogramowalnych na układach PLD
Autorzy:
Bułatowa, I.
Radziwoniuk, M.
Powiązania:
https://bibliotekanauki.pl/articles/341119.pdf
Data publikacji:
2011
Wydawca:
Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
Tematy:
automat mikroprogramowalny
automat pseudoekwiwalentny
programowalne układy logiczne
sieć działań
dodatkowe stany wewnętrzne
microprogram automaton
algorithmic state machine
pseudoequivalent automaton
additional internal states
programmable logic devices
Opis:
Metody syntezy automatów mikroprogramowalnych oparte na wprowadzeniu dodatkowych stanów wewnętrznych prowadzą do otrzymania automatów pseudoekwiwalentnych. Sekwencja słów wyjściowych takich automatów naruszana jest pojawieniem się zerowych słów wyjściowych w stanach dodatkowych, co nie zawsze jest dopuszczalne w zastosowaniach praktycznych. W artykule została przedstawiona nowa metoda syntezy automatów mikroprogramowalnych, która pozwala przekształcić automat pseudoekwiwalentny na postać ekwiwalentną. Zaproponowana została zmodyfikowana struktura automatu mikroprogramowalnego, w której zmiana sygnałów wyjściowych jest możliwa wyłącznie w stanach podstawowych, tym samym eliminuje się słowa zerowe na wyjściach automatu. Badania eksperymentalne pokazały, że złożoność realizacji zaproponowanej struktury na układach programowalnych wzrasta w nieznacznym stopniu, natomiast takie podejście pozwala znacznie rozszerzył obszar zastosowania metod syntezy automatów mikroprogramowalnych opartych na wprowadzeniu dodatkowych stanów wewnętrznych.
In this paper, a new method of synthesis of microprogram automata from ASM specification is presented. This method allows converting pseudo-equivalent automaton to an equivalent one by eliminating the zero-value output sets appearing in additional internal states. The proposed method is based on a modified model of microprogram automaton, which permits changing the output signals only in the basic internal states, thereby eliminating the zero-value sets of output signals generated in additional states of pseudo-equivalent automata. This allows removing the adverse effects of introducing additional states and provides a wider application of numerous methods for the synthesis of pseudo-equivalent microprogram automata. The experimental results show that the cost of realization of the proposed structure in programmable logic devices increases insignificantly, but then it leads to extend the field of application synthesis methods based on the introduction of additional internal states.
Źródło:
Zeszyty Naukowe Politechniki Białostockiej. Informatyka; 2011, 7; 17-29
1644-0331
Pojawia się w:
Zeszyty Naukowe Politechniki Białostockiej. Informatyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Disposable personal protective equipment vending machine
Automat vendingowy do sprzedaży jednorazowej odzieży ochronnej
Autorzy:
Samborski, Tomasz
Zacharski, Andrzej
Zbrowski, Andrzej
Mrozek, Mirosław
Kozioł, Stanisław
Hallenburg, Margaret
Powiązania:
https://bibliotekanauki.pl/articles/31232976.pdf
Data publikacji:
2023
Wydawca:
Politechnika Rzeszowska im. Ignacego Łukasiewicza. Oficyna Wydawnicza
Tematy:
vending machine
disposable personal protective equipment
reliability
control
automat sprzedażowy
jednorazowa odzież ochronna
niezawodność
sterowanie
Opis:
The article presents the concept and structure of a prototype of a vending machine that can dispense disposable personal protection equipment (PPE) or other products with similar physical properties (size, weight) to be used in outpatient clinics, hospitals or beauty parlours, where special and effective protection against pathogens is required, particularly during the pandemic. Due to the difficult-to-predict and unspecified technical and on-site conditions for the installation and use of the device, the authors wanted to achieve autonomy by using a replaceable battery as a power source and large storage capacity of a product rack, at a limited size of the device. The machine operates on a contactless payment system (credit/debit card or NFC mobile payments) – to buy a gown, a customer just has to tap or wave their card on or over the card reader installed in the front wall of the cabinet. Purchased products are dispensed automatically, once the transaction has been approved. The vending machine is also equipped with a removable dispenser to better manage any waste generated. The prototype was comprehensively tested in accordance with the developed verification methodology, in cooperation with an entity interested in implementing the device.
Publikacja przedstawia koncepcję oraz budowę prototypowego urządzenia (automatu vendingowego) do samoobsługowej sprzedaży jednorazowej odzieży ochronnej lub innych produktów o podobnych cechach fizycznych (wymiary, masa) dedykowanego do zastosowań w przychodniach, szpitalach, gabinetach kosmetycznych, gdzie wymagana jest szczególna i skuteczna ochrona przed patogenami, zwłaszcza w okresach nasilonego narażenia epidemicznego. Ze względu na trudne do przewidzenia i nieokreślone warunki techniczne i lokalowe instalacji i użytkowania urządzenia, celem autorów było uzyskanie autonomiczności dzięki zasilaniu elektrycznemu z wymiennego akumulatora i dużej pojemność magazynka urządzenia przy ograniczonych gabarytach. Zastosowano terminal realizujący płatności bezgotówkowe oraz automatyczne wydawanie odzieży po ich zaakceptowaniu. Wbudowano wymienny zasobnik ułatwiający zagospodarowanie powstających odpadów. Wykonany prototyp poddano kompleksowym badaniom zgodnie z opracowaną metodyką weryfikacji, we współpracy z przedsiębiorcą zainteresowanym wdrożeniem rozwiązania.
Źródło:
Technologia i Automatyzacja Montażu; 2023, 2; 33-40
2450-8217
Pojawia się w:
Technologia i Automatyzacja Montażu
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
FSM encoding for BDD representations
Autorzy:
Gosti, W.
Villa, T.
Saldanha, A.
Sangiovanni-Vincentelli, A. L.
Powiązania:
https://bibliotekanauki.pl/articles/911255.pdf
Data publikacji:
2007
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
binarny diagram decyzyjny
kodowanie
automat skończony
synteza logiczna
weryfikacja formalna
binary decision diagram
encoding
finite state machine
logic synthesis
formal verification
logic representation
Opis:
We address the problem of encoding the state variables of a finite state machine such that the BDD representing the next state function and the output function has the minimum number of nodes. We present an exact algorithm to solve this problem when only the present state variables are encoded. We provide results on MCNC benchmark circuits.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2007, 17, 1; 113-128
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metoda kodowania stanów automatów sekwencyjnych prowadząca do redukcji poboru mocy
A state assignment method oriented towards reduction of power consumption in finite state machines
Autorzy:
Kajstura, K.
Kania, D.
Powiązania:
https://bibliotekanauki.pl/articles/154728.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
kodowanie stanów
pobór mocy
automat skończony
state assignment
power dissipation
finite state machine
Opis:
W artykule przedstawiono algorytm kodowania stanów wewnętrznych automatu skończonego. Istota algorytmu tkwi w minimalizacji poboru mocy synchronicznych układów sekwencyjnych. Algorytm opiera się na tworzeniu drzewa binarnego, którego węzły powstają na wskutek dekompozycji automatu skończonego. Wyniki eksperymentów wskazują, że proponowany algorytm prowadzi do zmniejszenia poboru mocy w porównaniu do algorytmów kodowania już opracowanych. Obserwowane jest również zmniejszenie powierzchni układu.
Power dissipation has become one of the main issues during em-bedded systems design in the recent years, due to the continuous increase of the integration level and the operating frequency. The largest fraction of power consumption in CMOS circuits is caused by signal switches. This paper presents a new algorithm for FSM encoding. The aim of this algorithm is to minimise power consumption of synchronous sequential circuits. The algorithm is based on creating a binary tree whose nodes are created by partitioning a finite state automaton. The algorithm uses the probabilistic model of an FSM to obtain state encoding minimising the number of signal transitions. The algorithm has been applied to the MCNC benchmark circuits and has also been compared to other encoding approaches. The experimental results show that the proposed algorithm leads to the reduction in power consumption compared to the state encoding algorithms already developed. The reduction of the circuit area is observed, too.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 718-720
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metody kodowania stanów wewnętrznych automatu skończonego minimalizujące pobór mocy
The State Assignment of Finite State Machine for Minimizing the Power Dissipation
Autorzy:
Salauyou, V.
Grześ, T.
Powiązania:
https://bibliotekanauki.pl/articles/155646.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat skończony
pobór mocy
kodowanie stanów wewnętrznych
finite state machine
power dissipation
state assignment
Opis:
Opisano badania trzech algorytmów kodowania stanów wewnętrznych automatu skończonego: algorytmu kodowania kolumnowego, algorytmu "wyżarzania" oraz algorytmu sekwencyjnego. Głównym zadaniem wymienionych algorytmów jest zakodowanie stanów wewnętrznych automatu skończonego w taki sposób, aby moc pobierana przez automat skończony była jak najmniejsza. Badania eksperymentalne, które przeprowadzono na standardowych układach testowych, potwierdziły wyższość opracowanego przez autorów algorytmu sekwencyjnego.
The reduction of the power dissipation is of extreme importance for mobile, battery-operated systems as well as for increasing the speed and performance of the digital systems. Based on the CMOS gate model we can prove that power dissipation depends on the applied assignment. Thus using the particular state assignment method lead to minimization of the power dissipation. In this paper three algorithms of the FSM internal states assignment were described: column-based, annealing and sequential. The main aim of those algorithms were to minimize the power dissipation in the sequential circuits by assigning the state codes with as minimal Hamming distance as possible. Experimental results show that sequential algorithm can reduce about 10% more power than other discussed algorithms.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 112-114
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metodyka budowy komputerowych systemów srk
Methodology of construction of computer systems for atc
Autorzy:
Maciejewski, M.
Zabłocki, W.
Powiązania:
https://bibliotekanauki.pl/articles/249222.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Komunikacji Rzeczpospolitej Polskiej
Tematy:
ruch kolejowy
system
metoda
sterowanie
projektowanie
modelowanie
automat
specyfikacja systemu
opis formalny
cykl V
droga przebiegu
rail traffic
method
control
project
modeling
machine (automat)
specification for the system
formal description
cycle V
route of the Road
Opis:
W publikacji przedstawiono ogólne założenia metody tworzenia komputerowych systemów srk. Podstawą metody projektowania systemu srk jest strategia oparta na analizie systemowej uwzględniającej cykl V oraz podejście COTS. Treść publikacji zawiera opisy wybranych etapów projektowania należących do cyklu V. Opisy obejmują własności systemu srk i podstawy metody formalizacji opartej na modelu systemu srk nawiązującym do układu przełączającego (automatu), w którym zostają wyróżnione automaty składowe umożliwiające odwzorowanie funkcji sterowania. Podstawą analizy pracy automatów jest specyfikacja sygnałów oraz wyznaczenie funkcji przejść uzupełnione schematami grafów przejść. Rezultatem powyższej metodyki projektowania jest wypracowana metoda pozwalająca tworzyć bezpieczne komputerowe systemy sterowania ruchem.
The general assumptions for the method of computer system for atc construction have been presented in the paper. The basis of the method of atr system designing is the strategy resulting from system analysis including V cycle and COTS approach. The descriptions of some designing stages that belong to V cycle have been given. The descriptions contain the atr system properties and the basis of formalization method. The basis of machines work analysis is specification of signals and definition of transfer function completed with schemes of transfer graphs. The result of mentioned above methodology of designing is the method allowing to create computer systems for traffic control.
Źródło:
Zeszyty Naukowo-Techniczne Stowarzyszenia Inżynierów i Techników Komunikacji w Krakowie. Seria: Materiały Konferencyjne; 2011, 96, z. 158; 289-305
1231-9171
Pojawia się w:
Zeszyty Naukowo-Techniczne Stowarzyszenia Inżynierów i Techników Komunikacji w Krakowie. Seria: Materiały Konferencyjne
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 29

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies