Temat: machine (automat) - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Metodyka budowy komputerowych systemów srk
Methodology of construction of computer systems for atc
Autorzy:: Maciejewski, M.
Zabłocki, W.
Powiązania:: https://bibliotekanauki.pl/articles/249222.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Komunikacji Rzeczpospolitej Polskiej
Tematy:: ruch kolejowy
system
metoda
sterowanie
projektowanie
modelowanie
automat
specyfikacja systemu
opis formalny
cykl V
droga przebiegu
rail traffic
method
control
project
modeling
machine (automat)
specification for the system
formal description
cycle V
route of the Road
Opis:: W publikacji przedstawiono ogólne założenia metody tworzenia komputerowych systemów srk. Podstawą metody projektowania systemu srk jest strategia oparta na analizie systemowej uwzględniającej cykl V oraz podejście COTS. Treść publikacji zawiera opisy wybranych etapów projektowania należących do cyklu V. Opisy obejmują własności systemu srk i podstawy metody formalizacji opartej na modelu systemu srk nawiązującym do układu przełączającego (automatu), w którym zostają wyróżnione automaty składowe umożliwiające odwzorowanie funkcji sterowania. Podstawą analizy pracy automatów jest specyfikacja sygnałów oraz wyznaczenie funkcji przejść uzupełnione schematami grafów przejść. Rezultatem powyższej metodyki projektowania jest wypracowana metoda pozwalająca tworzyć bezpieczne komputerowe systemy sterowania ruchem.
The general assumptions for the method of computer system for atc construction have been presented in the paper. The basis of the method of atr system designing is the strategy resulting from system analysis including V cycle and COTS approach. The descriptions of some designing stages that belong to V cycle have been given. The descriptions contain the atr system properties and the basis of formalization method. The basis of machines work analysis is specification of signals and definition of transfer function completed with schemes of transfer graphs. The result of mentioned above methodology of designing is the method allowing to create computer systems for traffic control.
Źródło:: Zeszyty Naukowo-Techniczne Stowarzyszenia Inżynierów i Techników Komunikacji w Krakowie. Seria: Materiały Konferencyjne; 2011, 96, z. 158; 289-305
1231-9171
Pojawia się w:: Zeszyty Naukowo-Techniczne Stowarzyszenia Inżynierów i Techników Komunikacji w Krakowie. Seria: Materiały Konferencyjne
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 2.

Tytuł:: A hierarchy of finite state machines as a scenario player in interactive training of pilots in flight simulators
Autorzy:: Bach, Małgorzata
Werner, Aleksandra
Mrozik, Magda
Cyran, Krzysztof A.
Powiązania:: https://bibliotekanauki.pl/articles/2055173.pdf
Data publikacji:: 2021
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:: Bayesian inference
deterministic Moore machine
flight simulator
finite state machine
scenario player
wnioskowanie Bayesa
automat Moore'a
symulator lotu
automat skończony
Opis:: The paper presents the concept of a control unit, i.e., a scenario player, for interactive training pilots in flight simulators. This scenario player is modelled as a hierarchy of finite state machines. Such an approach makes it possible to separate the details of an augmented reality display device which is used in training, from the core module of the system, responsible for contextual organization of the content. Therefore, the first contribution of this paper is the mathematical model of the scenario player as a universal formulation of the self-trained control unit for interactive learning systems, which is applicable in a variety of situations not limited solely to flight simulator related procedures. The second contribution is an experimental verification achieved by extensive simulations of the model, which proves that the proposed approach is capable to properly self-organize details of the context information by tracing preferences of the end users. For that latter purpose, the original algorithm is derived from statistical analysis, including Bayesian inference. The whole approach is illustrated by a real application of training the preflight procedure for the captain of the Boeing 737 aircraft in a flight simulator.
Źródło:: International Journal of Applied Mathematics and Computer Science; 2021, 31, 4; 713--727
1641-876X
2083-8492
Pojawia się w:: International Journal of Applied Mathematics and Computer Science
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 3.

Tytuł:: Minimalizacja poboru mocy wspólnego modelu automatów skończonych
Minimisation of power dissipation of FSM common model
Autorzy:: Salauyou, V.
Grześ, T.
Powiązania:: https://bibliotekanauki.pl/articles/154327.pdf
Data publikacji:: 2009
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat skończony
minimalizacja poboru mocy
finite state machine
low power design
Opis:: W artykule przedstawiono nowy algorytm kodowania stanów wewnętrznych automatu skończonego o obniżonym poborze mocy. Zastosowano w nim wspólny model automatu klas ADE co pozwoliło to na zmniejszenie ilości przerzutników przechowujących kod stanu. Badania symulacyjne przeprowadzone z wykorzystaniem standardowych układów testowych potwierdziły skuteczność kodowania z wykorzystaniem proponowanego algorytmu w porównaniu z algorytmami JEDI oraz NOVA, jak i zawartymi we wcześniejszych pracach autorów.
In this paper there is addressed the problem of power minimisation of the finite state machine (FSM). Power reduction is of great importance in design of digital systems as it can improve the speed and extend the time between recharging the batteries in mobile systems. In the common model of the FSM of class ADE (Section 2) the set A of internal states consists of three subsets: AA, AD, and AE. AA is the set of internal states of the FSM of class A, AD is the set of internal states of the FSM of class D (the output vector is identical to the next state code), and AE is the set of internal states of the FSM of class E (the input vector is identical to the next state code) [12]. The common model of the FSM of class ADE requires an additional register used for storing the input and output vector values. These registers are present in modern programmable logic devices. In Section 3 there is proposed a new algorithm of the FSM state assignment that makes use of the common model. The assigned code consists of three parts: G - input vector, Z - output vector and E - state code. G and Z are stored in the input and output registers, respectively. With this algorithm it is possible to assign codes that are shorter than those assigned with use of classical methods, and thus less power is dissipated in registers storing the current state code during every transition. The experimental results (Section 4, Tables 1 and 2) show the significant reduction (of 13 to 51%) in power dissipation compared to classic (JEDI, NOVA, column-based) and recent (sequential and iterating) algorithms.
Źródło:: Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 491-493
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 4.

Tytuł:: Urządzenie do zautomatyzowanego łączenia zwijek obręczy kół
Automated device for joining bundles of wheel rims
Autorzy:: Kozubel, W.
Rychlik, A.
Szczyglak, P.
Powiązania:: https://bibliotekanauki.pl/articles/256877.pdf
Data publikacji:: 2011
Wydawca:: Sieć Badawcza Łukasiewicz - Instytut Technologii Eksploatacji - Państwowy Instytut Badawczy
Tematy:: automat spawalniczy
obręcz koła
sterownik PLC
welding machine
wheel rim
PLC
Opis:: W artykule opisano budowę oraz funkcjonowanie głównych elementów zautomatyzowanego urządzenia do łączenia zwijek obręczy kół w kontekście: technicznym, technologicznym oraz innowacyjności zarówno urządzenia, jak i metody łączenia obręczy kół metodą spawalniczą. Prezentowana praca jest efektem współpracy pomiędzy przemysłem a szeroko rozumianą "nauką", której wynikiem jest opracowanie prototypu urządzenia, przeprowadzenie jego badań weryfikacyjnych oraz przygotowania go do wdrożenia na zautomatyzowanej linii do produkcji zwijek obręczy kół. W pracy skupiono się na prezentacji ogólnej budowy przedmiotowego urządzenia do łączenia zwijek obręczy kół pomijając proces spawania, gdyż stanowi on odmienny problem. Wyżej wspomniana współpraca skutkowała zgłoszeniem patentowym.
The article describes the construction and operation of the main elements of an automated device for joining bundles of wheel rims. The following aspects are touched: technical, technological and innovation, both for device itself as well as method of joining rim wheels by welding. The presented work including development of a prototype device, verification tests, and implementation of automated production line of bundles wheels is the result of collaboration between industry and the "science". The paper focuses on the presentation of the overall construction of the device leaving the welding process as a different problem. The aforementioned cooperation resulted in patent application.
Źródło:: Problemy Eksploatacji; 2011, 3; 169-175
1232-9312
Pojawia się w:: Problemy Eksploatacji
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 5.

Tytuł:: Automatyczne, wizyjne sortowanie owoców
Automatic, visual fruit sorting
Autorzy:: Harasymowicz-Boggio, B.
Powiązania:: https://bibliotekanauki.pl/articles/276662.pdf
Data publikacji:: 2012
Wydawca:: Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:: sortowanie owoców
sortowanie wizyjne
automat sortujący
fruit sorting
visual sorting
sorting machine
Opis:: Artykuł przedstawia koncepcję urządzenia, które na podstawie obrazu z kamery sortuje owoce pod względem narzuconych kryteriów prawidłowości. Wykorzystanie uniwersalnego systemu wizyjnego do tego zadania jest podejściem nowatorskim, które zdaniem autora umożliwi stworzenie elastycznego automatu, zdolnego do sortowania różnego rodzaju owoców bez konieczności wprowadzania mechanicznych zmian w zależności od owocu. Autor skupia się głównie na systemie wizyjnym i zastosowanych algorytmach przetwarzania obrazu.
The article presents the idea of a machine which can sort fruit based on the image stream of a color camera. Using a universal computer vision system for this task is a novel conception, which the author believes can allow to build an automaton able to sort different kinds of fruit without mechanical changes depending on the fruit. The main focus of the article is the vision system and the implemented image processing algorithms.
Źródło:: Pomiary Automatyka Robotyka; 2012, 16, 2; 377-382
1427-9126
Pojawia się w:: Pomiary Automatyka Robotyka
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 6.

Tytuł:: Urządzający gry na automatach poza kasynem gry –kwalifikacji podmiotów podlegających karze na podstawie przepisów ustawy o grach hazardowych w świetle orzecznictwa sądów administracyjnych
The manager of a slot machine outside of casino games. Qualification of persons subject to punishment under the provisions of the gambling act in light of the jurisprudence of administrative courts
Autorzy:: Majer, Tomasz Tadeusz
Powiązania:: https://bibliotekanauki.pl/articles/890802.pdf
Data publikacji:: 2018-08-08
Wydawca:: Wyższa Szkoła Bezpieczeństwa Publicznego i Indywidualnego Apeiron w Krakowie
Tematy:: hazard
automat do gry
urządzający gry na automatach
gambling
slot machine
the manager of a slot machine
Opis:: Problematyka określenia strony stosunku prawnego jest kluczowa dla jego bytu. Na gruncie przepisów ustawy o grach hazardowych z 19 listopada 2009r. powstało szereg wątpliwości dotyczących określenia podmiotu, na który może być nałożona kara z tytułu urządzania gier na automatach poza kasynem gry. Doprecyzowania wymaga bowiem jaki zakres podejmowanych czynności i cech pozwala na uznanie określonego podmiotu za organizatora gry i nałożenie nań kary administracyjnej, w oparciu o przepisy ww. ustawy. Kwestia ta nie jest jasna z uwagi na brak definicji ustawowej urządzającego gry, oraz zastosowanie przez ustawodawcę zwrotu, którego interpretacja może prowadzić do różnych rezultatów. Orzecznictwo sądowoadministracyjne zmierzyć musiało się z przedstawionymi wyżej problemami i co ważniejsze zaproponować metody ich rozwiązania. Działania organów celnych doprowadziły bowiem do wydania wielu decyzji o nałożeniu kar administracyjnych związanych z naruszeniami przepisów ustawy o grach hazardowych, które wskutek skorzystania przez strony z możliwości ich zaskarżenia, musiały zostać ocenione pod względem ich legalności. W wielu przypadkach strony, które obciążone zostały karami kwestionowały swój interes prawny w postępowaniu. To z kolei prowadziło do konieczności ustalenia czy zasadnie uznano je za strony postępowania oraz kryteriów jakimi powinien kierować się w tym zakresie organ. Analizując przedstawioną wyżej problematykę autor zdecydował się na przedstawienie konkretnych orzeczeń i zawartej w nich argumentacji. W tym zakresie analizując treść normy prawnej oraz interpretujących ją aktów stosowania prawa zdecydowano się na przyjęcie metody formalno-dogmatycznej wraz z elementami analizy historycznej regulacji dotyczących ww. kwestii. Przeprowadzona analiza pozwoliła, na przyjęcie, iż wykładnia językowa pojęcia urządzającego gry stosowana przez organy celne może prowadzić do nadmiernego rozszerzenia stosowania wynikających z ustawy o grach hazardowych kar administracyjnych. Doprowadziłoby to do objęcia sankcjami podmiotów wykonujących czynności pomocnicze, działających na zlecenie faktycznych organizatorów gry. Takie rozszerzenie możliwości nakładania kar administracyjnych byłoby zaś sprzeczne z zasadą praworządności oraz zaufania obywatela do państwa. Niezbędne było zatem dokonanie korekty językowego znaczenia przepisu. Zasadnym było skorzystanie z metod wykładni systemowej, prawnoporównawczej i historycznej, które pozwoliły na ograniczenie stosowania kar do podmiotów czerpiących bezpośrednie korzyści z prowadzenia gier, które zależne będą od zysków z gry.
The problem of determining the side of the legal relationship is crucial for its existence. The Gambling Act of 19 November 2009 created a number of questions concerning the definition of the entity for which the penalty may be imposed in respect of games on slot machines outside of casino. It requires the clarification of how the extent of such activities and characteristics allows the recognition of a particular entity as the organizer of the game and impose on him an administrative penalty pursuant to the provisions above. This issue is not clear because of the lack of statutory definition the slot machine menager. No precise terms used in the Gambling act lead to different interpretations of the law. The case law of judicial administration had to face the problems outlined above and, more importantly, to propose methods to solve them. The customs authorities issued a number of decisions on the imposition of administrative penalties. Many of them had to be assessed by the courts. In many cases, the parties that were punished with penalties, had argued that they should not be parties to the administrative proceedings. Punished claimed that the customs authorities have not shown their interest. The courts had to assess when it is possible to impose a penalty for offering games on slot machines outside of casino. Presentation of the indicated issues required analysis of judgments and administrative decisions. It was necessary to analyse the laws and methods of their application by the courts. This made it possible to identify the correct meaning of provisions. Analyzing the issues outlined author used the method of formal and dogmatic. Analysis of the Gambling Act showed that an administrative penalty may be applied to too many people. Penalties may apply to persons carrying out only ancillary activities. Penalties may apply to persons acting for the organizers of the game. This extension of the possibility to impose administrative sanctions would be contrary to the principle of the rule of law and citizens’ trust in the state. It was necessary to correct the linguistic meaning of the provision. For this purpose it was necessary to take advantage of: systemic, comparative and historical interpretation of the law. This allowed to reduce the punishment to those who not benefit of gambling. It was also explained who Penalties may be applicable, and under what conditions.
Źródło:: Kultura Bezpieczeństwa. Nauka – Praktyka – Refleksje; 2017, 26; 198-211
2299-4033
Pojawia się w:: Kultura Bezpieczeństwa. Nauka – Praktyka – Refleksje
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 7.

Tytuł:: Metoda kodowania stanów automatów sekwencyjnych prowadząca do redukcji poboru mocy
A state assignment method oriented towards reduction of power consumption in finite state machines
Autorzy:: Kajstura, K.
Kania, D.
Powiązania:: https://bibliotekanauki.pl/articles/154728.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: kodowanie stanów
pobór mocy
automat skończony
state assignment
power dissipation
finite state machine
Opis:: W artykule przedstawiono algorytm kodowania stanów wewnętrznych automatu skończonego. Istota algorytmu tkwi w minimalizacji poboru mocy synchronicznych układów sekwencyjnych. Algorytm opiera się na tworzeniu drzewa binarnego, którego węzły powstają na wskutek dekompozycji automatu skończonego. Wyniki eksperymentów wskazują, że proponowany algorytm prowadzi do zmniejszenia poboru mocy w porównaniu do algorytmów kodowania już opracowanych. Obserwowane jest również zmniejszenie powierzchni układu.
Power dissipation has become one of the main issues during em-bedded systems design in the recent years, due to the continuous increase of the integration level and the operating frequency. The largest fraction of power consumption in CMOS circuits is caused by signal switches. This paper presents a new algorithm for FSM encoding. The aim of this algorithm is to minimise power consumption of synchronous sequential circuits. The algorithm is based on creating a binary tree whose nodes are created by partitioning a finite state automaton. The algorithm uses the probabilistic model of an FSM to obtain state encoding minimising the number of signal transitions. The algorithm has been applied to the MCNC benchmark circuits and has also been compared to other encoding approaches. The experimental results show that the proposed algorithm leads to the reduction in power consumption compared to the state encoding algorithms already developed. The reduction of the circuit area is observed, too.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 718-720
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 8.

Tytuł:: Algorytm kodowania stanów wewnętrznych automatu skończonego minimalizujący pobór mocy
Finite state machine state assignment algorithm for low power dissipation
Autorzy:: Kajstura, K.
Kania, D.
Kurytnik, I.
Powiązania:: https://bibliotekanauki.pl/articles/152564.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: kodowanie stanów
pobór mocy
automat skończony
state assignment
power dissipation
finite state machine
Opis:: W artykule przedstawiono nowy algorytm kodowania stanów wewnętrznych automatu skończonego. Głównym zadaniem przedstawionego algorytmu jest minimalizacja poboru mocy w synchronicznych układach sekwencyjnych. Algorytm opiera się na tworzeniu drzewa binarnego, którego węzły powstają na wskutek podziału automatu skończonego. Wysokość drzewa równa jest liczbie bitów słowa kodowego. Wyniki eksperymentów wskazują, że proponowany algorytm prowadzi do zmniejszenia poboru mocy, jak również zmniejszenia powierzchni układu w porównaniu do algorytmów kodowania już opracowanych.
Power consumption has become one of the main issues during the design of embedded systems and VLSI circuits in the recent years, due to the continuous increase in the integration level and the operating frequency. The largest fraction of power consumption in CMOS circuits is caused by signal switches. This paper presents a new algorithm for FSM encoding. The main task of the presented algorithm is to minimise power consumption in synchronous se-quential circuits. The algorithm is based on creating a binary tree whose nodes are created by sharing a finite state automaton. The tree height is equal to the number of bits of code words. The algorithm uses the FSM probabilistic model to obtain state encoding that minimise the number of signal transitions. The algorithm has been applied to the MCNC benchmark circuits and has also been compared with other encoding approaches. The experiment results show that the proposed algorithm reduces the power consumption, as well as the circuit area compared to the state encoding algorithms already developed.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 987-989
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 9.

Tytuł:: Algorytm funkcjonalnej dekompozycji symbolicznej automatów skończonych dla celów implementacji w strukturach FPGA
Symbolic Functional Decomposition Algorithm for FSM Implementation in FPGA Structures
Autorzy:: Szotkowski, P.
Rawski, M.
Powiązania:: https://bibliotekanauki.pl/articles/155717.pdf
Data publikacji:: 2007
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: funkcjonalna dekompozycja symboliczna
automat skończony
FSM
FPGA
symbolic functional decomposition
finite state machine
Opis:: Dotychczasowe podejście do implementacji automatów skończonych w układach FPGA składa sie z dwóch etapów: kodowania stanów automatu oraz mapowania powstałych funkcji w strukturze układu. W przypadku mapowania za pomocą dekompozycji funkcjonalnej trudno jest znaleźć "dobrą" metodę kodowania stanów, szczególnie przy zastosowaniu proce-su syntezy wielopoziomowej. Artykuł opisuje algorytm funkcjonalnej dekompozycji symbolicznej, który zamiast osobnego etapu kodowania wprowadza sukcesywne kodowanie stanów gwarantujące dobrą jakość dekompozycji, oraz przedstawia działanie tego algorytmu na przykładzie wybranego automatu skończonego.
The following paper presents an algorithm of symbolic functional decomposition for implementation of finite state machines in FPGA circuits. The idea of symbolic functional decomposition does not require a separate step of encoding the FSM's states. This method uses a description of the FSM that maintains a symbolic representation of the machine's states and introduces their encoding gradually, during each of the iterations of the decomopsition process; such approach guarantees high quality of the final decomposition. This paper presents an algorithm of symbolic functional decomposition based on blanket algebra. Each of the algorithm's steps is described in detail, as well as presented on an example FSM.
Źródło:: Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 48-50
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 10.

Tytuł:: Wykorzystanie własności układu sterującego w układach CPLD
Use of control unit properties in CPLD systems
Autorzy:: Barkalov, A.
Titarenko, L.
Chmielewski, S.
Powiązania:: https://bibliotekanauki.pl/articles/155101.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
mikroprogramowalny układ sterujący
CPLD
Moore finite-state-machine
programmable logic device
Opis:: W artykule przedstawiono metodę syntezy mikroprogramowalnego układu sterującego z użyciem wbudowanych bloków pamięci, która jest ukierunkowana na zmniejszenie rozmiaru układu sterującego poprzez zastosowanie transformacji kodów klas pseudorównoważnych w pamięci. Podejście takie pozwala uzyskać uproszczoną formę funkcji przejścia części adresowej układu, dzięki któremu możliwa jest redukcja zasobów sprzętowych potrzebnych do implementacji jednostki sterującej w układach programowalnych typu CPLD bez zmniejszenia wydajności systemu cyfrowego.
A method for decreasing the number of programmable array logic (PAL) macrocells in a logic circuit of the Moore finite-state-machine (FSM) is proposed. Programmable logic devices are nowadays widely used for implementation of control units (CU). The problem of CU optimization is still actual in computer science and its solution enables reduce the cost of the system. This method is based on use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing the digital system performance. An example of application of the proposed method is given. A control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of the FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It allows using different sources for representation of a current state code.
Źródło:: Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 854-857
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 11.

Tytuł:: Metody kodowania stanów wewnętrznych automatu skończonego minimalizujące pobór mocy
The State Assignment of Finite State Machine for Minimizing the Power Dissipation
Autorzy:: Salauyou, V.
Grześ, T.
Powiązania:: https://bibliotekanauki.pl/articles/155646.pdf
Data publikacji:: 2007
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat skończony
pobór mocy
kodowanie stanów wewnętrznych
finite state machine
power dissipation
state assignment
Opis:: Opisano badania trzech algorytmów kodowania stanów wewnętrznych automatu skończonego: algorytmu kodowania kolumnowego, algorytmu "wyżarzania" oraz algorytmu sekwencyjnego. Głównym zadaniem wymienionych algorytmów jest zakodowanie stanów wewnętrznych automatu skończonego w taki sposób, aby moc pobierana przez automat skończony była jak najmniejsza. Badania eksperymentalne, które przeprowadzono na standardowych układach testowych, potwierdziły wyższość opracowanego przez autorów algorytmu sekwencyjnego.
The reduction of the power dissipation is of extreme importance for mobile, battery-operated systems as well as for increasing the speed and performance of the digital systems. Based on the CMOS gate model we can prove that power dissipation depends on the applied assignment. Thus using the particular state assignment method lead to minimization of the power dissipation. In this paper three algorithms of the FSM internal states assignment were described: column-based, annealing and sequential. The main aim of those algorithms were to minimize the power dissipation in the sequential circuits by assigning the state codes with as minimal Hamming distance as possible. Experimental results show that sequential algorithm can reduce about 10% more power than other discussed algorithms.
Źródło:: Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 112-114
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 12.

Tytuł:: Badania algorytmów kodowania stanów wewnętrznych automatu skończonego zorientowanych na minimalizację poboru mocy
Exploration of the Low Power Oriented Algorithms of the Finite State Machines State Assignment
Autorzy:: Salauyou, V.
Grześ, T.
Powiązania:: https://bibliotekanauki.pl/articles/156218.pdf
Data publikacji:: 2008
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat skończony
kodowanie
minimalizacja poboru mocy
finite state machine
state assignment
low power design
Opis:: Kodowanie stanów wewnętrznych automatu skończonego jest jednym z ważniejszych procesów podczas syntezy automatu. W artykule skoncentrowano się na algorytmach minimalizujących pobór mocy. Przeprowadzono badania algorytmu kodowania kolumnowego oraz dwóch algorytmów opracowanych przez autorów: sekwencyjnego oraz iteracyjnego. Wyniki badań wykazują znaczące zmniejszenie poboru mocy układów zakodowanych z wykorzystaniem algorytmu sekwencyjnego w porównaniu z algorytmem kodowania kolumnowego (średnio o 12%), natomiast zastosowanie algorytmu iteracyjnego pozwoliło na obniżenie mocy średnio o kolejne 2% (w porównaniu do algorytmu sekwencyjnego).
Finite State Machine (FSM) state assignment is one of the most important activities during the synthesis. In this paper we focused on the low-power design oriented algorithms. We explore column-based algorithm as well as two algorithms researched by authors: sequential and iterational. Experimental results shows the significant reduction of the power dissipation after state assignment using sequential algorithm in comparison with the column-based algorithm (of about 12%). Iterational algorithm increase power reduction of about 2% (in comparison with the sequential algorithm).
Źródło:: Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 499-501
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 13.

Tytuł:: Algorytmy kodowania stanów wewnętrznych automatu skończonego do minimalizacji poboru mocy
Finite state machines state assignment algorithms for power minimization
Autorzy:: Grześ, T.
Salauyou, V.
Powiązania:: https://bibliotekanauki.pl/articles/341129.pdf
Data publikacji:: 2008
Wydawca:: Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
Tematy:: automat skończony
kodowanie stanów
obniżanie poboru mocy
finite state machine
state assignment
low power design
Opis:: Kodowanie stanów wewęetrznych automatu skończonego jest jednym z ważniejszych procesów podczas syntezy automatu. Zastosowanie odpowiedniego algorytmu pozwala m.in. obnizyć pobór mocy. W artykule skoncentrowano się na algorytmach minimalizujących pobór mocy. Przeprowadzono badania nad algorytmem kodowania kolumnowego, opisanego w pracy [1] oraz nad dwoma algorytmami opracowanymi przez autorów: sekwencyjnym [7] oraz rafinacyjnym. Badania przeprowadzono na standardowych układach testowych, opracowanych w Microelectronics Center of North Carolina [9]. Wyniki badań wykazują znaczące zmniejszenie poboru mocy układów zakodowanych z wykorzystaniem algorytmu sekwencyjnego w porównaniu z poborem z wykorzystaniem algorytmu kodowania kolumnowego (średnio o 12%); zastosowanie algorytmu rafinacyjnego pozwoliło obniżyć moc średnio o kolejny 1%.
State assignment for a finite state machine (FSM) is an important process in logic synthesis of the sequential circuits in programmable devices. Using the proper algorithm provides among other things the reduction of the power dissipation. In this paper we focused on the algorithms that reduce power dissipation. The analysis of the column based algorithm (described in [1]) as well as two algorithms proposed by authors: sequential [7] and iterational was made. Experiments were made on standard benchmarks, researched in Microelectronics Center of North Carolina [9]. Obtained results showed significant reduction of the power dissipation when using the sequential algorithm (12% in comparison with the column-based algorithm). Iterational algorithm improves the results by additional 1%.
Źródło:: Zeszyty Naukowe Politechniki Białostockiej. Informatyka; 2008, 3; 53-66
1644-0331
Pojawia się w:: Zeszyty Naukowe Politechniki Białostockiej. Informatyka
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 14.

Tytuł:: Robot społeczny — wprowadzenie do zagadnienia
Social Robot: Introduction to the Subject
Autorzy:: Sarowski, Łukasz
Powiązania:: https://bibliotekanauki.pl/articles/1807131.pdf
Data publikacji:: 2020-01-03
Wydawca:: Katolicki Uniwersytet Lubelski Jana Pawła II. Towarzystwo Naukowe KUL
Tematy:: maszyna cybernetyczna
automat
robot społeczny
robot humanoidalny
android
cybernetic machine
automaton
social robot
humanoid robot
Opis:: Celem artykułu było zaprezentowanie problemów i terminologiczne uporządkowanie pojęcia „robot społeczny” oraz próba zdefiniowania cech reprezentatywnych dla tego typu urządzeń. Przyjęto tezę, że brak wyrazistej i rzetelnej definicji pojęcia „robot” prowadzi do chaosu terminologicznego i zamiennego używania różniących się znaczeniowo od siebie terminów („maszyna cybernetyczna”, „automat”, „robot społeczny”, „robot humanoidalny”, „android”). W artykule kolejno omówiono próby terminologicznego uporządkowania antropomorficznych maszyn, zaprezentowano definicję maszyny cybernetycznej oraz robota cybernetycznego. Poddano analizie etymologię oraz powszechnie funkcjonujące definicje terminu „robot”. Wyłoniono także cechy reprezentatywne dla maszyn nazywanych „robotami społecznymi”. Teza została potwierdzona. W artykule zastosowano metodę historyczną oraz analityczno-opisową.
The aim of the article has been to present terminological difficulties and terminologically define the term social robot, , as well as to enumerate representational features of this kind of machine. It has been assumed that the lack of terminological consistency in the very definition of robot causes terminological chaos and leads to the tendency to use interchangeably terms of disparate meanings (e.g. cybernetic machine, automation, social robot, humanoid robot, android). In the article, it has been discussed what attempts have been made to terminologically define anthropomorphic machines. The definitions of a cybernetic machine and a cybernetic robot have also been presented. The etymology and widely used definitions of the term robot have been analyzed. Representational features of social robots have been singled out. The assumption has been proven. In the article historical and analytically-descriptive methods have been used.
Źródło:: Roczniki Kulturoznawcze; 2017, 8, 1; 75-89
2082-8578
Pojawia się w:: Roczniki Kulturoznawcze
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 15.

Tytuł:: Disposable personal protective equipment vending machine
Automat vendingowy do sprzedaży jednorazowej odzieży ochronnej
Autorzy:: Samborski, Tomasz
Zacharski, Andrzej
Zbrowski, Andrzej
Mrozek, Mirosław
Kozioł, Stanisław
Hallenburg, Margaret
Powiązania:: https://bibliotekanauki.pl/articles/31232976.pdf
Data publikacji:: 2023
Wydawca:: Politechnika Rzeszowska im. Ignacego Łukasiewicza. Oficyna Wydawnicza
Tematy:: vending machine
disposable personal protective equipment
reliability
control
automat sprzedażowy
jednorazowa odzież ochronna
niezawodność
sterowanie
Opis:: The article presents the concept and structure of a prototype of a vending machine that can dispense disposable personal protection equipment (PPE) or other products with similar physical properties (size, weight) to be used in outpatient clinics, hospitals or beauty parlours, where special and effective protection against pathogens is required, particularly during the pandemic. Due to the difficult-to-predict and unspecified technical and on-site conditions for the installation and use of the device, the authors wanted to achieve autonomy by using a replaceable battery as a power source and large storage capacity of a product rack, at a limited size of the device. The machine operates on a contactless payment system (credit/debit card or NFC mobile payments) – to buy a gown, a customer just has to tap or wave their card on or over the card reader installed in the front wall of the cabinet. Purchased products are dispensed automatically, once the transaction has been approved. The vending machine is also equipped with a removable dispenser to better manage any waste generated. The prototype was comprehensively tested in accordance with the developed verification methodology, in cooperation with an entity interested in implementing the device.
Publikacja przedstawia koncepcję oraz budowę prototypowego urządzenia (automatu vendingowego) do samoobsługowej sprzedaży jednorazowej odzieży ochronnej lub innych produktów o podobnych cechach fizycznych (wymiary, masa) dedykowanego do zastosowań w przychodniach, szpitalach, gabinetach kosmetycznych, gdzie wymagana jest szczególna i skuteczna ochrona przed patogenami, zwłaszcza w okresach nasilonego narażenia epidemicznego. Ze względu na trudne do przewidzenia i nieokreślone warunki techniczne i lokalowe instalacji i użytkowania urządzenia, celem autorów było uzyskanie autonomiczności dzięki zasilaniu elektrycznemu z wymiennego akumulatora i dużej pojemność magazynka urządzenia przy ograniczonych gabarytach. Zastosowano terminal realizujący płatności bezgotówkowe oraz automatyczne wydawanie odzieży po ich zaakceptowaniu. Wbudowano wymienny zasobnik ułatwiający zagospodarowanie powstających odpadów. Wykonany prototyp poddano kompleksowym badaniom zgodnie z opracowaną metodyką weryfikacji, we współpracy z przedsiębiorcą zainteresowanym wdrożeniem rozwiązania.
Źródło:: Technologia i Automatyzacja Montażu; 2023, 2; 33-40
2450-8217
Pojawia się w:: Technologia i Automatyzacja Montażu
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 16.

Tytuł:: Design of pseudo-equivalent microprogram automata on programmable logic devices
Projektowanie pseudoekwiwalentnych automatów mikroprogramowalnych na układach PLD
Autorzy:: Bułatowa, I.
Radziwoniuk, M.
Powiązania:: https://bibliotekanauki.pl/articles/341119.pdf
Data publikacji:: 2011
Wydawca:: Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
Tematy:: automat mikroprogramowalny
automat pseudoekwiwalentny
programowalne układy logiczne
sieć działań
dodatkowe stany wewnętrzne
microprogram automaton
algorithmic state machine
pseudoequivalent automaton
additional internal states
programmable logic devices
Opis:: Metody syntezy automatów mikroprogramowalnych oparte na wprowadzeniu dodatkowych stanów wewnętrznych prowadzą do otrzymania automatów pseudoekwiwalentnych. Sekwencja słów wyjściowych takich automatów naruszana jest pojawieniem się zerowych słów wyjściowych w stanach dodatkowych, co nie zawsze jest dopuszczalne w zastosowaniach praktycznych. W artykule została przedstawiona nowa metoda syntezy automatów mikroprogramowalnych, która pozwala przekształcić automat pseudoekwiwalentny na postać ekwiwalentną. Zaproponowana została zmodyfikowana struktura automatu mikroprogramowalnego, w której zmiana sygnałów wyjściowych jest możliwa wyłącznie w stanach podstawowych, tym samym eliminuje się słowa zerowe na wyjściach automatu. Badania eksperymentalne pokazały, że złożoność realizacji zaproponowanej struktury na układach programowalnych wzrasta w nieznacznym stopniu, natomiast takie podejście pozwala znacznie rozszerzył obszar zastosowania metod syntezy automatów mikroprogramowalnych opartych na wprowadzeniu dodatkowych stanów wewnętrznych.
In this paper, a new method of synthesis of microprogram automata from ASM specification is presented. This method allows converting pseudo-equivalent automaton to an equivalent one by eliminating the zero-value output sets appearing in additional internal states. The proposed method is based on a modified model of microprogram automaton, which permits changing the output signals only in the basic internal states, thereby eliminating the zero-value sets of output signals generated in additional states of pseudo-equivalent automata. This allows removing the adverse effects of introducing additional states and provides a wider application of numerous methods for the synthesis of pseudo-equivalent microprogram automata. The experimental results show that the cost of realization of the proposed structure in programmable logic devices increases insignificantly, but then it leads to extend the field of application synthesis methods based on the introduction of additional internal states.
Źródło:: Zeszyty Naukowe Politechniki Białostockiej. Informatyka; 2011, 7; 17-29
1644-0331
Pojawia się w:: Zeszyty Naukowe Politechniki Białostockiej. Informatyka
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 17.

Tytuł:: Design of Mealy Finite-state Machines with the Transformation of Object Codes
Autorzy:: Barkalov, A. A.
Barkalov, A. A., Jr.
Powiązania:: https://bibliotekanauki.pl/articles/908476.pdf
Data publikacji:: 2005
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:: programowalny układ logiczny
automat skończony
bramka logiczna
finite state machine
programmable logic device
object
design
logic circuit
Opis:: An optimization method of the logic circuit of a Mealy finite-state machine is proposed. It is based on the transformation of object codes. The objects of the Mealy FSM are internal states and sets of microoperations. The main idea is to express the states as some functions of sets of microoperations (internal states) and tags. The application of this method is connected with the use of a special code converter in the logic circuit of an FSM. An example of application is given. The effectiveness of the proposed method is also studied.
Źródło:: International Journal of Applied Mathematics and Computer Science; 2005, 15, 1; 151-158
1641-876X
2083-8492
Pojawia się w:: International Journal of Applied Mathematics and Computer Science
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 18.

Tytuł:: Projektowanie procesora sekwencyjnego i symulacja w środowisku MATLAB/simulink
Sequential processor design and simulation in MATLAB/Simulink environment
Autorzy:: Szostek, K.
Powiązania:: https://bibliotekanauki.pl/articles/157661.pdf
Data publikacji:: 2013
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: procesor sekwencyjny
automat sekwencyjny
funkcje logiczne
Matlab Simulink
sequential processor
finite state machine
logic function
MATLAB Simulink
Opis:: W artykule omówiono projekt procesora dedykowanego do realizacji tabeli przejść i wyjść dowolnego automatu sekwencyjnego. Celem budowy było skonstruowanie procesora o jak najprostszej budowie reprezentującego podstawowe cechy procesora oraz zaprojektowanie takiego procesora i uruchomienie w środowisku Matlab/simulink. Założono, że projektowany procesor powinien realizować dowolny automat Moore'a, lub Mealy'ego. Proces projektowania został podzielony na części. Osobno zostały zaprojektowane poszczególne części składowe realizujące przypisane zadania. Wyróżniono następujące części składowe: licznik pamięci, akumulator, moduły wejścia wyjścia, moduł funkcji logicznej NXOR, moduł ustawiania jedynek do akumulatora oraz układ sterujący CU. Poszczególne części procesora są to logiczne układy sekwencyjne i kombinacyjne. Do budowy automatów kombinacyjnych zostały wykorzystane bloki Combinational logic programu Matlab/simulink. W artykule został przedstawiony schemat blokowy przedstawiający wszystkie składowe procesora oraz układ sterujący CU (Control unit), który jest najbardziej złożoną częścią składową procesora.
This paper discusses the design of a processor dedicated to the implementation of the state table and output table of finite-state machines. The aim was to construct a CPU of simplest construction that represents the basic processor features and run it in the Matlab/simulink environment. It was assumed that the processor should be designed to implement any Moore or Mealy machines. The design process is divided into parts. Components performing assigned tasks were individually designed. They are: memory counter, accumulator, input-output blocs, logical NXOR function module, module setting the ones for the accumulator and control unit CU. The different parts of the processor are combination and sequential logic machines. Combinational logic blocks of Matlab/Simulink were used for the construction of the combinatorial machines. In the paper a block diagram showing all components of the processor and the control unit CU is shown. The control unit is the most complex part of the processor.
Źródło:: Pomiary Automatyka Kontrola; 2013, R. 59, nr 10, 10; 1061-1063
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 19.

Tytuł:: Decrease of the number of PAL macrocells for Moore FSM
Zmniejszenie zużycia makrokomórek PAL w automatach Moorea
Autorzy:: Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:: https://bibliotekanauki.pl/articles/154321.pdf
Data publikacji:: 2009
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
PAL makrokomórka
CPLD
wbudowany blok pamięci
algorytmiczna maszyna stanów
Moore finite-state-machine
PAL macrocells
embedded memory blocks
algorithmic state machine
Opis:: Method of decrease in the number of PAL macrocells in logic circuit of Moore FSM is proposed. This method is based on the implementation of free outputs of embedded memory blocks to represent the code of the class of the pseudoequivalent states. The proposed approach allows minimizing hardware without decreasing of the digital system performance. An example of application of the proposed method is given.
Wzrost zużycia zasobów sprzętowych jest jednym z aktualnych problemów w logicznych układach jednostki sterującej. Specyficzną cechą układu PAL jest duża ilość wejść makrokomórek i ilość termów na makrokomórkę. Cechą automatów Moore'a jest istnienie pseudorównoważnych stanów i regularny charakter mikrooperacji, które daje się implementować z użyciem EMB (ang. Embedded Memory Blocks). W tym artykule proponowana jest metoda pozwalająca zmniejszyć wykorzystanie zużycia sprzętowego bez zmniejszania wydajności systemów cyfrowych, przy użyciu wyżej wspomnianych cech.
Źródło:: Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 476-478
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 20.

Tytuł:: Minimization of Moore FSM on CPLD using PAL technology
Minimalizacja automatów Moorea przy użyciu technologii typu PAL
Autorzy:: Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:: https://bibliotekanauki.pl/articles/154023.pdf
Data publikacji:: 2009
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
makrokomórka PAL
CPLD
wbudowany blok pamięci
GSA
Moore finite-state-machine
PAL macrocells
embedded memory blocks
Opis:: Method of decreasing of the number of PAL macrocells in logic circuit in Moore FSM is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given.
Wzrost zużycia zasobów sprzętowych jest jednym z aktualnych problemów w logicznych układach jednostki sterującej. Specyficzną cechą układu PAL jest duża ilość wejść makrokomórek i ilość termów na makrokomórkę. Cechą automatów Moore'a jest istnienie pseudorównoważnych stanów i regularny charakter mikrooperacji, które daje się implementować z użyciem EMB (ang. Embedded Memory Blocks). W artykule proponowana jest metoda pozwalająca zmniejszyć wykorzystanie zużycia sprzętowego bez zmniejszania wydajności systemów cyfrowych, przy użyciu wyżej wspomnianych cech. Podany również jest przykład aplikacji zaproponowanego rozwiązania.
Źródło:: Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 675-677
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 21.

Tytuł:: Badania metody minimalizacji nie w pełni określonych automatów skończonych realizowanej w oparciu o sklejanie dwóch stanów
Experiments on the method of Mealy state machine minimization based on two-states merging
Autorzy:: Klimowicz, A.
Powiązania:: https://bibliotekanauki.pl/articles/151160.pdf
Data publikacji:: 2014
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat skończony
minimalizacja liczby stanów
synteza logiczna
łączenie stanów
finite state machine (FSM)
state minimization
logic synthesis
state merging
Opis:: W pracy opisano badania eksperymentalne metody minimalizacji nie w pełni określonych automatów skończonych. Proponowana metoda bazuje na operacji sklejania dwóch stanów. W pracy pokazano warunki konieczne łączenia dwóch stanów oraz przypadek tworzenia się stanów oczekiwania. Opisana metoda pozwala na redukcję liczby stanów średnio 1,16 razy i liczby przejść automatu 1,27 razy. Pozwala także na redukcję liczby przejść w stosunku do programu STAMINA średnio 1,40 razy. Przedstawiono także wyniki implementacji zminimalizowanych automatów w strukturach CPLD i FPGA, które potwierdziły skuteczność metody.
This paper presents experiments on a heuristic method for minimization of an incompletely specified finite state machine with unspecified values of output variables. The proposed method is based on two states merging. In addition to reduction of the finite state machine (FSM) states, the method also allows reducing the number of FSM transitions and input variables. In contrast to the previously developed methods, in each step of the algorithm there is considered not only one, but the entire set of all pairs of states for which it is permissible to merge. Then from the set there is selected the pair of states which best matches the criteria of minimizing. In the paper, the conditions of state equivalence are presented. Two FSM states can be merged only if they are equivalent. It should be noted that the wait states can be formed at the merging of FSM states. This method allows reducing the number of internal states of the initial FSM by 1.16 times on the average, and by 2.75 times on occasion. An average reduction of the number of FSM transitions makes up 1.27 times. The comparison of the proposed method with the program STAMINA shows that the offered method does not reduce the number of FSM states, however it allows reducing the number of FSM transitions by 1.40 times on the average. The results of implementation of the minimized FSMs in programmable devices showed that the proposed method allowed building FSMs at lower cost and higher speed than the STAMINA program for CPLD and FPGA devices.
Źródło:: Pomiary Automatyka Kontrola; 2014, R. 60, nr 5, 5; 297-300
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 22.

Tytuł:: Optimization of Moore FSM with refined state encoding
Optymalizacja zasobów sprzętowych w układach cyfrowych przy użyciu automatów Moorea
Autorzy:: Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:: https://bibliotekanauki.pl/articles/156272.pdf
Data publikacji:: 2008
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
PAL makrokomórka
CPLD
schemat blokowy algorytmu
Moore finite-state-machine
PAL macrocells
flow-chart of algorithm
Opis:: Method of decrease in the number of PAL macrocells in logic circuit of Moore FSM is proposed. The method is based on simultaneous application of refined state assignment and transformation of the codes of pseudoequivalent states into codes of their classes. The proposed approach permits to decrease the hardware amount without decrease of digital system performance. The results of experiments are shown.
W pracy przedstawiona została metoda zmniejszania ilości makrokomórek w układach typu PAL przy pomocy automatów Moore'a FSM. Metoda ta bazuje na wykorzystaniu wyznaczonych stanów i przekształceniu kodu klasy pseudorównoważnych stanów w odpowiedni kod danej klasy. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Podany również jest przykład aplikacji zaproponowanego rozwiązania.
Źródło:: Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 553-555
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 23.

Tytuł:: Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:: Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:: https://bibliotekanauki.pl/articles/152945.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Opis:: W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji automatów Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć liczbę wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiony zostanie również przykład zaproponowanego rozwiązania oraz wyniki eksperymentu.
The method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given. Control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 11, 11; 1375-1377
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 24.

Tytuł:: Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:: Barkalov, A.
Titarenko, L.
Chmielewski, S.
Powiązania:: https://bibliotekanauki.pl/articles/154725.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Opis:: W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji skończonych automatów stanów z wyjściami typu Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiona zostanie również analiza zaproponowanego rozwiązania oraz wyniki eksperymentu.
A method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimising the hardware without decreasing the digital system performance. An example of application of the proposed method is given. The control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 714-717
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 25.

Tytuł:: Synteza hierarchicznych struktur automatów mikroprogramowalnych
Synthesis of hierarchical structures of microprogram automata
Autorzy:: Salauyou, V.
Bułatova, I.
Powiązania:: https://bibliotekanauki.pl/articles/156711.pdf
Data publikacji:: 2012
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat mikroprogramowalny
sieć działań
struktura hierarchiczna
programowalne układy logiczne
microprogram automaton
Algorithmic State Machine (ASM)
hierarchical structure
programmable logic devices (PLD)
Opis:: Przedstawiono metodę syntezy hierarchicznych struktur automatów mikroprogramowalnych, algorytmy sterowania których opisywane są za pomocą sieci działań. Metoda syntezy umożliwia realizację złożonych układów sterowania w postaci sieci hierarchicznie podporządkowanych automatów. Opracowany został algorytm dekompozycji sieci działań na fragmenty realizowane jako komponenty struktury hierarchicznej. Przeprowadzono badania wpływu parametrów sieci działań na możliwość oraz koszt realizacji struktury hierarchicznej.
In this paper a method for synthesis of hierarchical structures of microprogram automata specified by the Algoritmic State Machine (ASM) charts [4] is presented. The proposed method enables the synthesis of complex control systems as a network of hierarchically subordinated automata (Fig. 1), each of which can be implemented on a separate PLD device with limited parameters. Two-level hierarchical structure can also be used to implement control algorithms with repeated fragments [6]. In this approach each repeated section is implemented in the structure only once, and is called many times during the algorithm execution. Additionally, a modified hierarchical structure that allows parallel execution of algorithm fragments is proposed (Fig. 4). The algorithm of decomposition of the ASM chart into fragments which are implemented as components of a hierarchical structure was developed. The synthesis algorithm considers limitations on the fragments size and minimizes the number of links between the different automata. The conditions the expediency of ASM decomposition into fragments to be implemented in a separate automata of the hierarchical structure are taken into consideration, too. A prerequisite for implementation of the method is decomposition of the ASM to fragments having only one input and one output, which is not always possible to fulfill. The experimental results show how the possibility of realization and the cost of implementation of the microprogram automata hierarchical structures depend on the parameters of the ASM charts.
Źródło:: Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 599-601
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Informacja

Wyszukujesz frazę "machine (automat)" wg kryterium: Temat

Źródło danych

Dostawca treści

Kolekcja

Rok wydania

Wydawca

Temat

Autor

Typ dokumentu

Język