Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "konwersja A/D" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-3 z 3
    Tytuł:
    Analysis and Design of a First - Order Delta-Sigma Modulator based on Ultra Incomplete Settling and Considering Non-ideal Effects
    Autorzy:
    Nowacki, B.
    Paulino, N.
    Goes, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/397918.pdf
    Data publikacji:
    2012
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    modulator Delta-Sigma
    integrator bierny
    konwersja analogowo-cyfrowa
    konwersja A/D
    filtr S.C.
    delta-sigma modulator
    passive integrator
    analog-to-digital conversion
    A/D conversion
    passive SC filter
    Opis:
    One of the main building blocks of a Delta-Sigma modulator (ΔΣ?) is the integrator circuit. Usually this is implemented either in discrete or in continuous time domains using amplifiers. This paper analyses a ΔΣcircuit based on the implementation of passive switched-capacitor (SC) integrator using ultra incomplete settling. The behavior of a 1st order ΔΣ? is fully analyzed and explained, as well as its non-ideal effects, which become more significant for higher clock frequencies. This work compares performance of ΔΣM clocked with Fclk=100 MHz and Fclk=300 MHz. Electrical simulations show that the ΔΣM (Fclk=300 MHz) achieves a peak signal-to-noise-plus-distortion ratio (SNDR) of 67.5 dB, a peak signal-to-noise ratio (SNR) of 69.7 dB for a signal with a bandwidth (BW) of 400 kHz, while dissipating only 232μW from a 1.1 V power supply voltage, resulting in a figure-of-merit (FOM) of 165 fJ/conv.-step (simulated).
    Źródło:
    International Journal of Microelectronics and Computer Science; 2012, 3, 4; 125-131
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Niepewność wyniku w systemach pomiarowych z cyfrowym algorytmem pomiaru
    Uncertainty of the result in measurement systems with digital measurement algorithm
    Autorzy:
    Domańska, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/156130.pdf
    Data publikacji:
    2005
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    ewidencjonowanie danych
    konwersja A/C
    niepewność
    data acquisition
    A/D conversion
    uncertainty
    Opis:
    W systemach pomiarowych z cyfrowym algorytmem pomiaru, proces pomiarowy przebiega w dwóch etapach. Etap pierwszy to ewidencjonowanie danych. Etap drugi to estymacja prawdziwej wartości mezurandu. Kompletny rezultat pomiaru stanowią: wynik będący wartością estymaty oraz wartość niepewności wyniku. Ocena niepewności wyniku jest tożsama z oceną niepewności estymacji. Jedną z przyczyn powstawania niepewności estymacji jest niepewność zaewidencjonowanych danych. Przedstawiono sposób podejścia do oceny tej niepewności. Sposób zilustrowano przykładowymi obliczeniami. Wyspecyfikowano błędy towarzyszące estymacji, czyli otrzymywaniu ostatecznego wyniku. Zilustrowano ocenę niepewności wyniku, jeśli jej źródło tkwi w niepewności zaewidencjonowanych danych.
    The measurement process in measurement systems with digital measurement algorithm can be divided into two stages. The first stage is data recording. The order stage is estimation of the true value of the measurand. The complete measurement results consists in the results begin the estimate value and the value of uncertainty of the result. The evaluation of uncertainty of the result is identical with the evaluation of estimation uncertainty. One of the factors causing the estimation uncertainty is the uncertainty of recorded data. An approach to estimating this uncertainty has been shown in the paper. It has been also ilustrated with some examples of calculations. Errors accompanying the estimation - i.e. obtaining the final results - have been specified. The evaluation of uncertainty has been illustrated if it arisie from the uncertainty of recorded data.
    Źródło:
    Pomiary Automatyka Kontrola; 2005, R. 51, nr 2, 2; 25-27
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analogowo-cyfrowe zrównoważone mostki prądu stałego
    A/D Balanced DC Resistance Bridges
    Autorzy:
    Tync, B.
    Skubis, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/156114.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    pomiar rezystancji
    zrównoważony mostek prądu stałego
    bezpośrednia konwersja rezystancji na sygnał cyfrowy
    resistance measurement
    DC resistance bridge
    direct A/D resistance conversion
    Opis:
    W pracy przedstawiono nową klasę mostkowych układów pomiarowych prądu stałego. Układy te mają właściwości charakterystyczne dla mostków zrównoważonych ( m. in. wartości chwilowe napięcia na przekątnej pomiarowej są równe 0). Sygnał wyjściowy w postaci cyfrowej (częstotliwość lub liczba impulsów) uzyskuje się bez zastosowania dodatkowego przetwornika analogowo-cyfrowego. Ze względu na sposób równoważenia, nazwano je mostkami równoważonymi ładunkowo. Wykazano zgodność omawianego układu z definicją mostkowego układu pomiarowego Karandiejewa. Analiza i opis mostków równoważonych ładunkowo wymagały wprowadzenia nowych pojęć, ponieważ pojęcia stosowane w opisie mostków klasycznych okazały się niewystarczające. Przy użyciu nowych pojęć uogólniono definicję pomiarów mostkowych podaną dla mostka Wheastone'a. Uogólniona definicja uwzględnia specyfikę równoważenia ładunkowego mostków rezystancyjnych, ale nadal obowiązuje dla mostka (prądu stałego) Wheastone'a.
    New class of resistance measurement circuits is presented in the paper. The circuits can be regarded as DC bridges, because they have all features of classical balanced resistance bridge (among others zero voltage value across the diagonal of the bridge). Additionally digital output signal (frequency or pulse number) is accessible, without use of the ADC. For the new circuit the name "charge balanced bridge" there is proposed. In the paper there is shown the conformity of the new circuit with the classic definition of the DC bridge circuit, given e.g. by Karandeev. New terms are introduced for the analysis and description of charge balanced bridges, and the definition of bridge measurement was generalized. The new definition includes the classic Wheatstone bridge, as well as charge balanced bridges.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 9 bis, 9 bis; 683-686
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-3 z 3

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies