Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "interpreted Petri nets" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-5 z 5
    Tytuł:
    Modelling and control of flexible manufacturing systems by means of interpreted Petri nets
    Autorzy:
    Čapkovič, František
    Powiązania:
    https://bibliotekanauki.pl/articles/950929.pdf
    Data publikacji:
    2018
    Wydawca:
    Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
    Tematy:
    control
    discrete event systems
    flexible manufacturing systems
    interpreted Petri nets
    modelling
    performance evaluation
    place/transition Petri nets
    timed Petri nets
    kontrola
    dyskretne systemy zdarzeń
    elastyczne systemy produkcyjne
    interpretowane sieci Petriego
    modelowanie
    ocena wydajności
    miejsce/przejście sieci Petriego
    czasowe sieci Petriego
    Opis:
    Because flexible manufacturing systems (FMS) are discrete event systems (DES), their modelling and control by means of Petri nets (PN) is widely used. While PN transitions are observable and controllable and PN places are measurable, place/transition PN (P/T PN) are suffcient for this aim. However, when some PN transitions are unobservable and/or uncontrollable and some places are non-measurable/unobservable, P/T PN are insufficient for modelling and especially for control. In such a case interpreted Petri nets (IPN) seem to be an appropriate replacement for P/T PN. In this paper a possibility of usage of IPN for FMS modelling and control is pointed out. Illustrative examples as well as the case study on a robotized assembly cell are introduced. By means of using timed PN (TPN) also the performance evaluation of the IPN model of controlled plant is accomplished whereby the simulation in Matlab.
    Źródło:
    Journal of Automation Mobile Robotics and Intelligent Systems; 2018, 12, 4; 3-10
    1897-8649
    2080-2145
    Pojawia się w:
    Journal of Automation Mobile Robotics and Intelligent Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Odwzorowanie hierarchicznych interpretowanych sieci Petriego sterowania z makromiejscami w diagramach aktywności UML
    Mapping of hierarchical control interpreted Petri nets with macroplaces in UML activity diagrams
    Autorzy:
    Grobelny, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/153447.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    UML
    diagramy aktywności
    interpretowane sieci Petriego sterowania
    specyfikacja behawioralna
    specyfikacja hierarchiczna
    activity diagrams
    control interpreted Petri nets
    behavioural specification
    hierarchical specification
    Opis:
    Artykuł przedstawia metodę odwzorowania hierarchicznych interpretowanych sieci Petriego sterowania z makromiejscami w diagramach aktywności języka UML. Zgodnie z przyjętą zasadą odwzorowania akcji w tranzycjach sieci Petriego nie ma możliwości bezpośredniej graficznej reprezentacji miejsc interpretowanej sieci Petriego sterowania w diagramach UML. Jednocześnie konieczna jest zamiana takich elementów jak wyjścia przypisane do miejsc na aktywację i dezaktywację wyjść przy realizacji tranzycji oraz zamiany makromiejsc w makrotranzycje. Takie postępowanie kom-plikuje cały proces oraz może wprowadzać nieznaczne rozbieżności pomiędzy specyfikacją źródłową i docelową.
    The paper presents a method for mapping hierarchical control interpreted Petri nets into activity diagrams of UML. Usage of both specification techniques is possible considering international and multicultural design projects specifying hardware behavioural properties of a control process. Sometimes use of two different modelling techniques can be reasonable. After a short introduction (Section 1), a sample control process and its graphical interpretation using the control interpreted Petri net is described (Section 2). Fig. 1 shows the real model of the considered process of transportation of friable goods, whereas Fig. 2 presents graphical specification of the process with use of the control interpreted Petri net. Fig. 3 shows interpretation of action of UML activity diagrams in Petri nets. Due to no direct representation of the system state in UML activity diagrams, the outputs attached to places have to be exchanged with the outputs activated and deactivated with transitions firings. Sample output replacement scenario is depicted in Fig. 4 and is in details described in Section 3. Fig. 5 presents specification of the deliberated control process with usage of Mealy outputs (after replacement). On the other hand, conversion of macroplaces into macrotransitions is shown in Section 4 with graphical representation after exchange in Fig. 6. Section 5 describes transformation of the prepared Petri net into the activity diagram of UML with the process graphical representation in Fig. 7. Finally, Section 6 concludes the paper.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 6, 6; 506-509
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Regułowa reprezentacja interpretowanych sieci Petriego sterowania dla potrzeb syntezy i weryfikacji
    Rule-based representation of Control Interpreted Petri Nets for synthesis and verification purposes
    Autorzy:
    Grobelna, I.
    Powiązania:
    https://bibliotekanauki.pl/articles/155260.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    weryfikacja modelowa
    interpretowane sieci Petriego sterowania
    synteza logiczna
    model checking
    control interpreted Petri nets
    Opis:
    Artykuł proponuje regułowy sposób reprezentacji interpretowanych sieci Petriego sterowania w logice temporalnej. Sposób ten jest przydatny zarówno do formalnej weryfikacji modelowej, jak i do automatycznej syntezy logicznej z wykorzystaniem języków opisu sprzętu (Verilog, VHDL) jako rekonfigurowalny sterownik logiczny lub PLC. Sieci Petriego weryfikowane są zwykle tylko pod kątem właściwości strukturalnych. Technika weryfikacji modelowej pozwala na weryfikację właściwości behawioralnych opisujących zachowanie projektowanego systemu.
    The paper presents a novel idea of Control Interpreted Petri Nets representation in temporal logic. The proposed logic representation is suitable both for formal model checking and automatic synthesis using hardware description languages (Verilog, VHDL). Petri Nets [1, 2, 3] are currently used in industry, i.e. by logic controller design [4]. Dedicated tools for creating Petri Nets support verification against structural properties. Behavioral properties are also of great importance, however they are rarely considered. Model checking technique [5] allows for verification of properties describing behavior of designed system. So far, there have been some approaches to verify (validate) specification by means of Petri Nets [6, 7, 8, 9], by means of UML diagrams [10] or logic controller programs in ST language [11]. However, none of them have addressed Control Interpreted Petri Nets focused on RTL level. The proposed rule-based representation of Control Interpreted Petri Nets (logical model in Figs. 2-5) is easy to formally verify (model description for NuSMV model checker [13] in Fig. 6-10), as well as to synthezise (VHDL model in Figs. 11-13) as a reconfigurable logic controller or PLC. Verified behavioral specification in temporal logic [14] is an abstract program of matrix reconfigurable logic controller functionality, and logic controller program (implementation) satisfies its primary specification. The logical model built from Control Inter-preted Petri Net describes it in a strict and short form.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 942-944
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Weryfikacja modelowa hierarchicznej specyfikacji sterownika logicznego
    Model checking of hierarchical logic controller specification
    Autorzy:
    Grobelna, I.
    Grobelny, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/153829.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    hierarchia
    interpretowane sieci Petriego
    diagramy aktywności UML
    weryfikacja modelowa
    hierarchy
    interpreted Petri nets
    UML activity diagrams
    model checking
    Opis:
    Specyfikacja zachowania projektowanego urządzenia powinna uwzględniać wszystkie elementy behawioralne. Z uwagi na złożoność projektowanych systemów szczególnie istotną rolę odgrywa możliwość dekompozycji. Z wykorzystaniem hierarchii można podzielić specyfikację na logiczne elementy połączone ze sobą na diagramach wyższego poziomu. W artykule przedstawiono zagadnienia związane z formalną weryfikacją hierarchicznych specyfikacji sterownika logicznego wyrażonych za pomocą interpretowanych sieci Petriego oraz diagramów aktywności języka UML.
    Specification of a designed logic controller should include all behavioral aspects. By complex systems design decomposition is especially valuable. Specification can be divided into parts using hierarchy. Logical elements are joined together at higher-level diagrams. The paper focuses on formal verification [1] of logic controller hierarchical specification by means of UML activity diagrams and interpreted Petri nets. Although hierarchy itself is presented in the considered specification techniques in different ways (complex activities by UML activity diagrams and macro-places/ macrotransitions by Petri nets), it is possible to use both techniques together in one project and to transform anytime one diagram into the another [5, 9, 10] (example in Figs. 1 and 2). In the transformation process, UML activity diagram actions correspond to Petri net transitions [7, 8]. Model checking [2, 3] of hierarchical specification can be performed step by step, e.g. by means of the NuSMV tool [11]. Rule-based specification (based on a Petri net) can be checked against behavioral properties [12, 13] expressed by temporal logic formulas [4]. Macroplaces can be verified separately (Fig. 3 considering local properties) and/or concurrently (Fig. 4, Fig. 5 considering mutual correlation and global properties). Next, the whole Petri net with macroplaces can be checked (Fig. 6). Sometimes it is convenient to verify a complete net (not hierarchical), like in [14]. Formal verification of specification can significantly increase its quality, and the support for hierarchy simplifies complex systems verification.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 796-798
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Weryfikacja modelowa interpretowanych sieci Petriego sterowania
    Model checking of control interpreted Petri Nets
    Autorzy:
    Grobelna, I.
    Powiązania:
    https://bibliotekanauki.pl/articles/152412.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    weryfikacja modelowa
    sterownik logiczny
    interpretowane sieci Petriego sterowania
    logika temporalna
    model checking
    logic controller
    control interpreted Petri nets
    temporal logic
    Opis:
    Artykuł przedstawia oryginalne podejście do weryfikacji modelowej interpretowanych sieci Petriego sterowania. Sieci Petriego są powszechnie wykorzystywane w przemyśle. Najczęściej jednak weryfikowane są pod kątem właściwości strukturalnych, a właściwości behawioralne (mimo ich dużego znaczenia) są pomijane. Technika weryfikacji modelowej pozwala na weryfikację właściwości opisujących zachowanie projektowanego systemu. Model logiczny otrzymany na podstawie istniejącej sieci Petriego sterowania przedstawiany jest na poziomie RTL w taki sposób, że nadaje się zarówno do formalnej weryfikacji, jak i do syntezy logicznej jako rekonfigurowalny sterownik logiczny lub PLC.
    The paper introduces a novel approach to model checking with Control Interpreted Petri Nets [15]. Petri Nets [9, 11, 12, 13] are commonly used in the industry. However, they are mostly verified against structural properties, and behavioral properties are out of scope. The model checking technique [3, 7, 8, 21, 22] allows verifying properties which describe behavior of the designed system. Properties to be verified are expressed in temporal logic [16, 17, 18, 19, 20]. The logical model (Fig. 1) derived from existing Petri net is presented at RTL level (Register Transfer Level) in such a way, that it is easy to be formally verified as well as to logical synthesized as a reconfigurable logic controller or PLC (Programmable Logic Controller). It operates on variables which correspond to places, input and output signals of the Control Interpreted Petri Net (Section 3). The variables change their values according to some specified rules. The logical model is afterwards transformed into input format of the NuSMV model checker [23] and formally verified (Section 4). Control Interpreted Petri Net (Fig. 2) is divided into elementary subnets (Fig. 3). Each elementary subnet consists of a single place and its input and output transitions. Each elementary subnet is interpreted as a single segment of model description in the NuSMV tool. Each elementary subnet represents a two-states state machine which is usually realized as a single macrocell (Fig. 4) in the FPGA circuit. The properties to be verified are expressed in LTL or CTL logic. If any of them is not satisfied in the described system model, the appropriate counterexample is generated (Fig. 6). In the example in the paper the verification finds a subtle error resulting from incorrect / incomplete specification (Fig. 5) and allows the user to localize the error source.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 6, 6; 666-670
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-5 z 5

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies